特許
J-GLOBAL ID:200903087048579519
半導体装置、メモリシステムおよび電子機器
発明者:
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-032450
公開番号(公開出願番号):特開2002-237533
出願日: 2001年02月08日
公開日(公表日): 2002年08月23日
要約:
【要約】【課題】 メモリセルの小型化が可能なSRAMを提供すること。【解決手段】 SRAMのメモリセルは、フィールドの上方に5層の導電層を有する構造をしている。フリップフロップは、第1層導電層に位置する二つのゲート-ゲート電極層、第2層導電層に位置する二つのドレイン-ドレイン接続層、第3層導電層に位置する二つのドレイン-ゲート接続層により構成される。第4層導電層には、ビット線用局所配線層51a、/ビット線用局所配線層51bが位置している。第5層導電層には、ビット線61a、/ビット線61bが位置している。ビット線61aはビット線用局所配線層51aを介して転送トランジスタQ1と接続される。/ビット線61bは/ビット線用局所配線層51bを介して転送トランジスタQ2と接続される。
請求項(抜粋):
第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタおよび第2転送トランジスタを含むメモリセルを備える半導体装置であって、(a)第1方向に延びており、かつ、前記第1および第2負荷トランジスタが形成される、第1活性領域と、(b)第1方向に延びており、かつ、前記第1および第2駆動トランジスタ、前記第1および第2転送トランジスタが形成される、第2活性領域と、(c)第2方向に延びており、かつ、前記第1および第2活性領域の上層である第1層導電層に位置し、かつ、前記第2活性領域と平面的に見て交差して位置し、かつ、前記第1転送トランジスタのゲート電極を含む、第1ワード線と、(d)第2方向に延びており、かつ、前記第1層導電層に位置し、かつ、前記第2活性領域と平面的に見て交差して位置し、かつ、前記第2転送トランジスタのゲート電極を含む、第2ワード線と、(e)第2方向に延びており、かつ、前記第1層導電層に位置し、かつ、前記第1および第2活性領域と平面的に見て交差して位置し、かつ、前記第1ワード線と前記第2ワード線との間に位置し、かつ、前記第1負荷トランジスタおよび前記第1駆動トランジスタのゲート電極を含む、第1ゲート-ゲート電極層と、(f)第2方向に延びており、かつ、前記第1層導電層に位置し、かつ、前記第1および第2活性領域と平面的に見て交差して位置し、かつ、前記第1ワード線と前記第2ワード線との間に位置し、かつ、前記第2負荷トランジスタおよび前記第2駆動トランジスタのゲート電極を含む、第2ゲート-ゲート電極層と、(g)第1方向に延びるパターンを有し、かつ、前記第1層導電層の上層に位置し、かつ、前記第1転送トランジスタと接続する、ビット線と、(h)第1方向に延びるパターンを有し、かつ、前記ビット線と同じ層に位置し、かつ、前記第2転送トランジスタと接続する、/ビット線と、(i)第2方向に延びるパターンを有し、かつ、前記ビット線および前記/ビット線の下層に位置し、かつ、前記ビット線と前記第1転送トランジスタとの接続に用いられる、ビット線用局所配線層と、(j)第2方向に延びるパターンを有し、かつ、前記ビット線用局所配線層と同じ層に位置し、かつ、前記/ビット線と前記第2転送トランジスタとの接続に用いられる、/ビット線用局所配線層と、を備える、半導体装置。
IPC (4件):
H01L 21/8244
, H01L 27/11
, G11C 11/41
, H01L 27/10 461
FI (3件):
H01L 27/10 461
, H01L 27/10 381
, G11C 11/34 345
Fターム (30件):
5B015JJ11
, 5B015JJ31
, 5B015KA13
, 5B015KA28
, 5B015KA38
, 5B015PP02
, 5B015QQ01
, 5F083BS05
, 5F083BS17
, 5F083BS27
, 5F083BS47
, 5F083BS48
, 5F083GA09
, 5F083JA32
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083JA56
, 5F083KA03
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083PR07
, 5F083PR40
, 5F083ZA13
, 5F083ZA14
引用特許:
出願人引用 (5件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平10-203240
出願人:ソニー株式会社
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-171186
出願人:ソニー株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平5-272684
出願人:ソニー株式会社
全件表示
審査官引用 (5件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平10-203240
出願人:ソニー株式会社
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-171186
出願人:ソニー株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平5-272684
出願人:ソニー株式会社
全件表示
前のページに戻る