特許

J-GLOBAL ID：200903087095368283

CPU監視装置

発明者： 狩野 紹次
出願人/特許権者： 株式会社ユニシアジェックス
代理人 (1件)： 笹島 富二雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-277859
公開番号（公開出願番号）：特開平9-120368
出願日： 1995年10月25日
公開日（公表日）： 1997年05月06日
要約：

【要約】【課題】 プログラムの1つに異常が起きたときは、そのプログラムの重要度に応じてCPU1全体をリセットするか、そのプログラムの実行だけを停止する。【解決手段】 オートリセット回路2の異常判定部2aでは、プログラムラン信号a1 〜an に基づいて異常判定を行う。重要度が高いプログラム1に異常が発生したときは、リセット信号出力部2bでは、信号b1 ,cを「0」にセットしてCPU1のPORT1,RST端子に出力し、重要度の低いプログラム2に異常が発生したときは、信号b2 を「0」にセットしてPOTR2に出力する。CPU1は、このリセット信号に基づいてCPU1全体をリセットするか、異常プログラムの実行だけを停止する。

請求項（抜粋）：

複数のプログラムを実行させる1つのCPUからプログラムラン信号を入力し、該プログラムラン信号に基づいてプログラムの異常を監視し、該異常が発生したときは、CPUにリセット信号を出力するCPU監視装置において、前記CPUは、各プログラムに対応して個別にプログラムラン信号を出力するように構成される一方、該CPUから出力される各プログラムラン信号に基づいて各プログラムの異常判定を行う異常判定部と、該異常判定部により重要度の高いプログラムが異常と判定されたときは、CPU全体のリセット信号をCPUに出力し、重要度の低いプログラムが異常と判定されたときは、異常プログラムのみのリセット信号をCPUに出力するリセット信号出力部と、を備えて構成されたことを特徴とするCPU監視装置。