特許

J-GLOBAL ID：200903087303681993

多結晶メモリ構造およびその製造方法、これを用いた半導体メモリデバイス

発明者： シェン テン スー ,  ティンカイ リー ,  フェンヤン ツアン ,  ウェ-ウェ ザン
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-360043
公開番号（公開出願番号）：特開2003-273333
出願日： 2002年12月11日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】 メモリセルに用いる多結晶メモリ薄膜のリーク電流を抑制しデバイスの信頼性および歩留りを改善する。【解決手段】 基板上の隣接する晶子間にギャップを形成する結晶粒界を有する、多結晶メモリ層を備える、多結晶メモリ材料を用いたデバイスの信頼性および歩留りを改善する多結晶メモリ構造を記載する。絶縁材料は、少なくとも部分的にギャップ内に位置し、少なくとも部分的にギャップの入口を塞ぐ。多結晶メモリ構造を形成する方法も記載される。材料層を堆積し、アニーリングすることにより、隣接する晶子間にギャップを有する多結晶メモリ材料が形成される。絶縁層を多結晶メモリ材料上に堆積し、少なくとも部分的にギャップを埋めることにより、各ギャップの一部が塞がれる。

請求項（抜粋）：

基板上に設けられ、隣接する晶子間にギャップが形成された結晶粒界を有する多結晶メモリ層と、少なくとも部分的に該ギャップ内に位置する第1の絶縁材料とを有する多結晶メモリ構造。

IPC (6件)：

H01L 27/105 ,  H01L 21/8247 ,  H01L 27/10 451 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 43/08

FI (6件)：

H01L 27/10 451 ,  H01L 43/08 Z ,  H01L 27/10 444 C ,  H01L 27/10 444 A ,  H01L 29/78 371 ,  H01L 27/10 447

Fターム (23件)：

5F083FR00 ,  5F083FR06 ,  5F083FR07 ,  5F083FZ08 ,  5F083FZ10 ,  5F083GA06 ,  5F083JA02 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA38 ,  5F083JA43 ,  5F083JA44 ,  5F083JA60 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR40 ,  5F101BA62 ,  5F101BH02 ,  5F101BH16

引用特許：

審査官引用 (4件)

• 強誘電体薄膜キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平6-159966   出願人：テキサスインスツルメンツインコーポレイテツド
• 強誘電体キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平10-093067   出願人：富士通株式会社
• 強誘電体記憶素子
  公報種別：公開公報   出願番号：特願2000-105893   出願人：垂井康夫, 日本プレシジョン・サーキッツ株式会社
• 強誘電体を用いた半導体記憶素子の構造及びその製造方法
  公報種別：公開公報   出願番号：特願平10-319045   出願人：沖電気工業株式会社