特許
J-GLOBAL ID：200903018573934492

強誘電体記憶素子

発明者：
垂井 康夫

垂井 康夫 について

, 
坂巻 和男

坂巻 和男 について


出願人/特許権者：
垂井 康夫

垂井 康夫 について

, 
日本プレシジョン・サーキッツ株式会社

日本プレシジョン・サーキッツ株式会社 について


代理人 (1件)： 中村 稔 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-105893
公開番号（公開出願番号）：特開2001-291841
出願日： 2000年04月07日
公開日（公表日）： 2001年10月19日
要約：
【要約】【課題】 MFIS(金属-強誘電体-絶縁体-半導体)構造の強誘電体記憶素子において、絶縁体膜(バッファ層)と強誘電体薄膜の形成時に、シリコン半導体基板と絶縁体膜(バッファ層)の間に不要な低誘電率層が形成され、よって絶縁体膜のキャパシタンスが低下し、強誘電体の分極の反転に十分な電圧が印加されないという問題を解決すること。【解決手段】 シリコン半導体基板(1)上の絶縁膜(2)が、低誘電率層抑制膜(3)と相互拡散防止膜(4)とを含むMFIS構造の強誘電体記憶素子を提供し、不要な低誘電率層が半導体基板と絶縁膜の間に形成されるのを抑制する。
請求項（抜粋）：
シリコン半導体基板上に絶縁膜と強誘電体膜とを順次積層した構造の強誘電体記憶素子であって、前記絶縁膜が低誘電率層抑制膜と相互拡散防止膜とを含むことを特徴とする強誘電体記憶素子。
IPC (4件)：
H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 451 ,  H01L 29/78 371
Fターム (20件)：
5F001AA17 ,  5F001AB09 ,  5F001AD52 ,  5F001AG30 ,  5F083FR06 ,  5F083GA22 ,  5F083GA25 ,  5F083JA03 ,  5F083JA05 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33 ,  5F101BA62 ,  5F101BB17 ,  5F101BD33 ,  5F101BH16
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM