特許
J-GLOBAL ID：200903087331186841
半導体基板とその製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
西川 惠清
, 森 厚夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-342938
公開番号（公開出願番号）：特開2004-179343
出願日： 2002年11月26日
公開日（公表日）： 2004年06月24日
要約：
【課題】封止材が少量であってもベアチップ上に所要の厚みの封止材が確保されたものとする。【解決手段】ベアチップ2と、該ベアチップ2が表面実装される実装基板1と、実装基板1上に実装されたベアチップ2を被覆する封止材3とからなる。実装基板1はそのベアチップ2が実装されるチップ実装部10の周囲に外周ほど低くなった傾斜面12もしくは下方に伸びる壁面を備える。ベアチップ2を被覆している封止材3はその最外周縁が上記傾斜面12もしくは上記壁面上に位置している。封止材の外周縁における実質的な接触角を大きくすることができ、少量の封止材で厚みを持たせることができる。【選択図】 図1
請求項（抜粋）：
ベアチップと、該ベアチップが表面実装される実装基板と、実装基板上に実装されたベアチップを被覆する封止材とからなる半導体基板であり、実装基板はそのベアチップが実装されるチップ実装部の周囲に外周ほど低くなった傾斜面もしくは下方に伸びる壁面を備えており、ベアチップを被覆している封止材はその最外周縁が上記傾斜面もしくは上記壁面上に位置していることを特徴とする半導体基板。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5F061AA01
, 5F061BA03
, 5F061CA04
