特許
J-GLOBAL ID：200903087767504342
実装構造体
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-140745
公開番号（公開出願番号）：特開平11-340352
出願日： 1998年05月22日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】 半導体装置と回路基板からなる実装構造体を製造する際の半導体装置実装機の精度を緩和して生産性を向上させるとともに、端子電極への応力集中を緩和して実装構造体の信頼性を向上できる実装構造体を提供する。【解決手段】 半導体装置と回路基板間に設ける電気的接続点径を半導体装置の中央部から外周部にいくにしたがって大きくすることにより、導電性接着剤等の付着量を多くして、半導体装置を回路基板上へフィリップチップ実装する際に実装機精度によるズレを吸収する。また、回路基板上の入出力端子電極用配線幅を半導体の中央部から外周部にいくにしたがって広くすることにより、半導体装置を回路基板上へフリップチップ実装する際に実装機精度によるズレを吸収する。
請求項（抜粋）：
フリップチップ実装方式を用いた実装構造体において、半導体装置と回路基板間の電気的接続点の径が、半導体装置の実装領域の中央部にある電気的接続点より、半導体装置の実装領域内の角部にある電気的接続点の方が大きいことを特徴とする実装構造体。
引用特許：
前のページに戻る
