特許
J-GLOBAL ID：200903088033504411

半導体装置およびその製造方法

発明者：
加藤 芳規

加藤 芳規 について

, 
梶山 正興

梶山 正興 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-058231
公開番号（公開出願番号）：特開2003-258108
出願日： 2002年03月05日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】 信頼性に優れ、高精度なMIM型構造の静電容量素子を有する半導体装置およびその製造方法を提供することを目的とする。【解決手段】 半導体基板上に形成された第1の絶縁膜上に下部電極用金属層、誘電体膜および上部電極用金属層を順次堆積した後、パターニングして上部電極を形成する。その後、第2の絶縁膜を堆積して全面エッチングにより上部電極の側壁にサイドウォールを形成後、自己整合的に容量領域となる誘電体膜を加工するので、上部電極のエッジ直下の誘電体膜にサイドエッチやエッチングダメージが入ることを防止できる。
請求項（抜粋）：
静電容量素子を有する半導体装置において、半導体基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された第1の導体層からなる上部電極と、前記上部電極の側壁に形成された第1の絶縁膜からなるサイドウォールとを備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 21/822 ,  H01L 21/3205 ,  H01L 27/04
FI (2件)：
H01L 27/04 C ,  H01L 21/88 S
Fターム (32件)：
5F033HH07 ,  5F033HH09 ,  5F033HH18 ,  5F033HH28 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK19 ,  5F033KK33 ,  5F033MM08 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS15 ,  5F033TT06 ,  5F033VV10 ,  5F038AC05 ,  5F038AC17 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM