特許
J-GLOBAL ID：200903088286616186
不揮発性半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-075367
公開番号（公開出願番号）：特開2002-279787
出願日： 2001年03月16日
公開日（公表日）： 2002年09月27日
要約：
【要約】 (修正有)【課題】1メモリセルに2ビットを蓄積するメモリアレイ構成においても、1回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。【解決手段】各メモリは2セルがドレイン又はソースとなる共通ビット線を介しして接続されており、この2セルの単位メモリアレイを複数並べることによりメモリアレイを構成する。そして、メモリセルアレイのビット配列を、書込み方法又は読出し方法により入れ替えることにより、複数バイト同時に1回のアクセスで書込み又は読出しが可能とする。また、さらなる読出しの高速化として、プリチャージしないセンスアンプを提供し高速化を図る。
請求項（抜粋）：
メモリセルが、ゲートとチャネルの間の絶縁膜の両端部を2つの電荷保持部として用い2ビットの情報を記憶するメモリトランジスタを有し、行方向及び列方向にマトリックス状に配置された不揮発性半導体記憶装置において、同一行に配置された上記メモリトランジスタの各ゲートが接続された複数のワード線と、同一列に配置された上記メモリトランジスタの一方の拡散層が接続された複数の第1のビット線と、同一列に配置された上記メモリトランジスタの他方の拡散層が接続された複数の第2のビット線とを有し、nバイトの書込みを行なう際に、n×8ビットの各情報を同一列に配置されたn×8個のメモリセルの上記第1のビット線側の上記絶縁膜の端部に記憶することを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
G11C 16/02
, G06K 19/07
, G11C 16/04
, G11C 16/06
G11C 17/00 611 Z
, G06K 19/00 H
, G06K 19/00 N
, G11C 17/00 621 A
, G11C 17/00 623 Z
, G11C 17/00 634 B
, G11C 17/00 641
5B025AA07
, 5B025AB03
, 5B025AC03
, 5B025AD04
, 5B025AD06
, 5B025AD11
, 5B025AE05
, 5B035AA01
, 5B035AA02
, 5B035BB09
, 5B035BC00
, 5B035CA11
, 5B035CA23
