特許
J-GLOBAL ID:200903088566806533

電界効果型半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 中野 雅房
公報種別:公開公報
出願番号(国際出願番号):特願平11-256051
公開番号(公開出願番号):特開2001-085671
出願日: 1999年09月09日
公開日(公表日): 2001年03月30日
要約:
【要約】【目的】 ゲート電極に対しては高い障壁機能を有しつつも、ソース及びドレイン電極に対しては直列抵抗の低い障壁層を有するヘテロ接合FETを提供する。【解決手段】 半絶縁性GaAs基板42上にバッファ層43、ノンドープInGaAsのチャネル層44、複数層からなる障壁層45、n+型GaAsからなる膜厚50nmのコンタクト層46が形成される。多層障壁層45は、n型AlGaAs層45a、膜厚2.5〜5nmのノンドープAlGaAs層45b、膜厚10nmのn型AlGaAs層54cの3層構造となっている。コンタクト層46を一部除去したリセス47内でn型AlGaAs層45c上にはゲート電極50が形成されており、ゲート電極50の底面はn型AlGaAs層45cに埋め込まれてノンドープAlGaAs層45bにショットキー接触する。
請求項(抜粋):
チャネル層の上に複数層からなる障壁層を形成され、該障壁層の上方に複数のオーミック電極を形成され、該オーミック電極間において前記障壁層の上にショットキー電極を形成された電界効果型半導体装置において、前記障壁層は、前記チャネル層よりも電子親和力が小さく、少なくとも2層の高不純物濃度層とその間に挟まれた低不純物濃度層とを含むことを特徴とする電界効果型半導体装置。
IPC (3件):
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (2件):
H01L 29/80 H ,  H01L 29/80 B
Fターム (17件):
5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL04 ,  5F102GL05 ,  5F102GM06 ,  5F102GM08 ,  5F102GM09 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR07 ,  5F102GS04 ,  5F102GV08 ,  5F102HC01
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る