特許

J-GLOBAL ID：200903088725099800

SiGeBiCMOS集積化技法によるポリシリコン-ポリシリコン間キャパシタの形成方法

発明者： ダグラス・デュアン・クールバーグ ,  ジェームス・スチュアート・ダン ,  ステファン・アーサー・セント・オン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-369481
公開番号（公開出願番号）：特開2002-237541
出願日： 2001年12月04日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】 CMOSまたはBiCMOS集積回路で使用される、複雑でなく安価なポリシリコン-ポリシリコン間キャパシタを形成する方法を提供すること。【解決手段】 BiCMOSプロセスと一体化されたポリシリコン-ポリシリコン間キャパシタを形成する方法が、CMOSトランジスタのゲート電極の付着の間に、ポリシリコン-ポリシリコン間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのSiGeベース領域の成長の間に、上部SiGeプレート電極を形成するステップとを含む。

請求項（抜粋）：

BiCMOSプロセスと一体化されたポリシリコン-ポリシリコン間(以下、ポリ-ポリ間と称す)キャパシタを形成する方法であって、CMOSトランジスタのゲート電極の付着の間に、前記ポリ-ポリ間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのSiGeベース領域の成長の間に、上部SiGeプレート電極を形成するステップとを含む方法。

IPC (5件)：

H01L 21/8249 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 27/04 ,  H01L 27/06

FI (4件)：

H01L 27/06 321 B ,  H01L 27/04 C ,  H01L 27/06 101 D ,  H01L 27/06 101 U

Fターム (33件)：

5F038AC05 ,  5F038AC15 ,  5F038AV05 ,  5F038AV06 ,  5F038EZ02 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AA05 ,  5F048AA10 ,  5F048AC05 ,  5F048AC10 ,  5F048BA14 ,  5F048BA15 ,  5F048BB05 ,  5F048BB08 ,  5F048BF03 ,  5F048BF06 ,  5F048BF18 ,  5F048CA13 ,  5F048CA14 ,  5F082AA02 ,  5F082AA08 ,  5F082BA26 ,  5F082BC01 ,  5F082BC09 ,  5F082BC13 ,  5F082CA02 ,  5F082DA01 ,  5F082DA10 ,  5F082EA09 ,  5F082EA22 ,  5F082EA27

引用特許：

審査官引用 (4件)

• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-284774   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-080006   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-013567   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-150889   出願人：ソニー株式会社