特許

J-GLOBAL ID：200903088854298500

薄膜キャパシタ及びその製造方法

発明者： 山道 新太郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 天野 広
公報種別：公開公報
出願番号（国際出願番号）：特願平11-159416
公開番号（公開出願番号）：特開2000-349257
出願日： 1999年06月07日
公開日（公表日）： 2000年12月15日
要約：

【要約】【目的】 高誘電率膜を用いた薄膜キャパシタにおいて、下部電極とコンタクトとの間の剥離を抑制し、後工程における信頼性を向上させる。【構成】 半導体基板1と、半導体基板上に形成された層間絶縁膜2と、層間絶縁膜に形成されたコンタクト3と、コンタクトを覆って絶縁膜上に積層された下部電極4及び5、容量絶縁膜6及び上部電極7と、からなる薄膜キャパシタにおいて、コンタクト3は、その上面が上方に凸であるように形成されている。

請求項（抜粋）：

半導体基板と、該半導体基板上に形成された層間絶縁膜と、該層間絶縁膜に形成されたコンタクトと、該コンタクトの少なくとも一部を覆って前記層間絶縁膜上に積層された下部電極、容量絶縁膜及び上部電極と、からなる薄膜キャパシタにおいて、前記コンタクトは、その上面が上方に凸であることを特徴とする薄膜キャパシタ。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 621 B ,  H01L 27/04 C ,  H01L 27/10 651

Fターム (25件)：

5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038DF05 ,  5F038EZ15 ,  5F083AD21 ,  5F083FR02 ,  5F083GA11 ,  5F083GA27 ,  5F083GA30 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA32 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA47 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR33 ,  5F083PR40

引用特許：

審査官引用 (4件)

• 半導体素子のキャパシター及びその製造方法
  公報種別：公開公報   出願番号：特願平8-001741   出願人：エル・ジー・セミコン・カンパニー・リミテッド
• 薄膜キャパシタ及び半導体装置
  公報種別：公開公報   出願番号：特願平8-060616   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-084706   出願人：ソニー株式会社
• 半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平11-115688   出願人：ソニー株式会社