特許
J-GLOBAL ID:200903089000090359
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
滝本 智之 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-089220
公開番号(公開出願番号):特開平9-283462
出願日: 1996年04月11日
公開日(公表日): 1997年10月31日
要約:
【要約】【課題】 オーバーエッチングによりシリサイド層が除去されていても、オーミック電極が拡散層に低抵抗で接続される半導体装置を提供する。【解決手段】 ゲート電極3とサイドウォール絶縁膜4とをマスクとして、不純物を注入し、ソース・ドレイン拡散層6を形成する。シリサイド層形成のためのチタン膜11を形成する。アニールをし、TiとSiとを反応させ、チタンシリサイド層7を形成する。絶縁膜8をエッチングし、ホール9を形成する。この時、絶縁膜の膜厚に対して過剰なエッチングをして、確実に絶縁膜が除去する。このとき薄いシリサイド層7もエッチングされてホール9の底部から除去され、基板1が露出する。ホール内に露出した基板1上に、シリコン膜15を選択成長させる。ホール9内に露出した基板1上にTi膜11を形成する。ホール9内を含む基板1上にAl膜16を形成し、このAl膜16とTi膜11とをパターニングして電極・配線10を形成する。接合リーク電流の抑制の効果が得られる。
請求項(抜粋):
拡散層上または拡散層上に形成されたシリサイド層に接触してオーミック電極が形成された半導体装置において、コンタクト窓底部の前記シリサイド層の少なくとも一部を除去した領域に、シリコン膜を形成し、該シリコン膜に前記オーミック電極が接触していることを特徴とする半導体装置。
IPC (5件):
H01L 21/28 301
, H01L 21/28
, H01L 21/265
, H01L 21/3205
, H01L 29/78
FI (5件):
H01L 21/28 301 A
, H01L 21/28 301 T
, H01L 21/265 A
, H01L 21/88 R
, H01L 29/78 301 X
引用特許:
審査官引用 (10件)
-
特開平1-292858
-
特開平4-233726
-
特開平1-112769
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-288069
出願人:富士通株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-172034
出願人:富士通株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平6-149375
出願人:富士通株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-158886
出願人:富士通株式会社
-
特開平4-196419
-
特開平2-114634
-
特開平2-056954
全件表示
前のページに戻る