テンシル歪み有する局所「Silicon-On-Nothing」ウエーハもしくは「Silicon-On-Insulator」を形成する方法

発明者： , ,
出願人/特許権者：
代理人 (3件)：山本秀策 , 安村高明 , 大塩竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2005-082823
公開番号（公開出願番号）：特開2005-277420
出願日： 2005年03月22日
公開日（公表日）： 2005年10月06日
要約：

【課題】局所T-SONウエハー、もしくは局所T-SOIウエハーを提供すること。【解決手段】 Cデバイス製造に用いられる基板を形成する方法は、シリコン基板を準備することであって、バルクシリコン(100)基板をイオンの群から取られたイオンでドープすることにより、n型ドープされた基板とp型ドープされた基板からなるドープされた基板の群から取られたドープされた基板を形成することを包含する、ことと、シリコン基板上に第1の緩和Si1-xGex (0<X≦1)層を形成することと、第1の緩和Si1-xGex (0<X≦1)層上に第1のテンシル歪みシリコンキャップを形成することと、第1のテンシル歪みシリコンキャップ上に第2の緩和Si1-xGex (0<X≦1)層を形成することと、第2の緩和Si1-xGex (0<X≦1)層上に第2のテンシル歪みシリコンキャップを形成することと、ICデバイスを完成させることとを包含する。【選択図】図1

請求項（抜粋）：

ICデバイス製造に用いられる基板を形成する方法であって、シリコン基板を準備することであって、バルクシリコン(100)基板をイオンの群から取られたイオンでドープすることにより、n型ドープされた基板とp型ドープされた基板からなるドープされた基板の群から取られたドープされた基板を形成することを包含する、ことと、該シリコン基板上に第1の緩和Si1-xGex (0<X≦1)層を形成することと、該第1の緩和Si1-xGex (0<X≦1)層上に第1のテンシル歪みシリコンキャップを形成することと、該第1のテンシル歪みシリコンキャップ上に第2の緩和Si1-xGex (0<X≦1)層を形成することと、該第2の緩和Si1-xGex (0<X≦1)層上に第2のテンシル歪みシリコンキャップを形成することと、 ICデバイスを完成させることとを包含する、方法。

IPC (5件)：

H01L29/78 , H01L21/336 , H01L21/8238 , H01L27/092 , H01L29/786

FI (6件)：

H01L29/78 301B , H01L29/78 301H , H01L27/08 321C , H01L29/78 626C , H01L29/78 618Z , H01L29/78 613A

Fターム (48件)：

5F048AC03 , 5F048BA03 , 5F048BA14 , 5F048BD01 , 5F048BD09 , 5F048BG13 , 5F048DA23 , 5F110AA01 , 5F110AA30 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD12 , 5F110EE31 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110GG25 , 5F110HJ13 , 5F110HJ21 , 5F110HJ23 , 5F110HM02 , 5F110NN62 , 5F140AA01 , 5F140AA21 , 5F140AA39 , 5F140AB03 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BA05 , 5F140BA17 , 5F140BA20 , 5F140BB00 , 5F140BC06 , 5F140BC12 , 5F140BC15 , 5F140BF01 , 5F140BG08 , 5F140BG14 , 5F140BH39 , 5F140BH45 , 5F140BK09 , 5F140BK13 , 5F140BK18 , 5F140BK21 , 5F140CB04 , 5F140CB08

引用特許：

審査官引用 (3件)

絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法
公報種別：公開公報出願番号：特願2002-289655 出願人：株式会社ルネサステクノロジ
半導体装置の製造方法及び半導体装置
公報種別：公開公報出願番号：特願2001-323914 出願人：シャープ株式会社
半導体装置製造方法
公報種別：公開公報出願番号：特願2001-011009 出願人：名古屋大学長

引用文献：

審査官引用 (2件)

前のページに戻る