特許
J-GLOBAL ID：200903089574239032

半導体装置及びその製造方法

発明者：
村田 智洋

村田 智洋 について

, 
廣瀬 裕

廣瀬 裕 について

, 
上本 康裕

上本 康裕 について

, 
田中 毅

田中 毅 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (13件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  米田 圭啓 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2005-174859
公開番号（公開出願番号）：特開2006-351762
出願日： 2005年06月15日
公開日（公表日）： 2006年12月28日
要約：
【課題】窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置を実現できるようにする。【解決手段】サファイアからなる基板11の上に、AlNからなるバッファ層12を介在させてGaNからなる活性層13及びAlGaNからなる障壁層14を順次形成する。続いて、障壁層14の上面におけるゲート電極の形成領域に酸化シリコン等からなるマスク膜15を形成した後、MOCVD法により厚さが5.6nmのAl0.26Ga0.74N膜と厚さが1.4nmのGaN膜とを交互に7周期エピタキシャル成長させて、積層膜16を選択的に形成する。マスク膜15を除去した後、積層膜16の上にオーミック電極17を形成し、露出した障壁層14の上にゲート電極18を形成する。【選択図】図1
請求項（抜粋）：
基板の上に第1の窒化物半導体からなる第1の半導体層を形成する工程(a)と、 前記第1の半導体層の上に、該第1の半導体層の上面の一部を覆うマスク膜を選択的に形成する工程(b)と、 前記第1の半導体層の上に前記マスク膜を形成マスクとして、互いにバンドギャップが異なる第2の窒化物半導体と第3の窒化物半導体とを積層した積層膜を選択的に形成する工程(c)と、 前記積層膜の上にオーミック電極を形成する工程(d)とを備えていることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (15件)：
5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN08 ,  5F102GQ01 ,  5F102GR07 ,  5F102GS01 ,  5F102GT05 ,  5F102HC02 ,  5F102HC07
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM