特許
J-GLOBAL ID：200903089885658306

半導体集積回路および半導体装置の製造方法

発明者：
大澤 啓佐

大澤 啓佐 について

, 
安藤 秀幸

安藤 秀幸 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について

, 
宮城沖電気株式会社

宮城沖電気株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2005-245876
公開番号（公開出願番号）：特開2007-059790
出願日： 2005年08月26日
公開日（公表日）： 2007年03月08日
要約：
【課題】半導体装置のチップ面積を増大させることなく、エッチングダメージを抑制する。【解決手段】デバイス領域110にMOSトランジスタ111を含む集積回路を形成するとともに、グリッド領域120に放電用拡散領域121を形成する。放電用拡散領域121は、コンタクトホール134を介して、集積回路の金属配線137に接続される。このため、ドライエッチング法で金属配線137を形成する際に、この金属配線137内の電荷は放電用拡散領域121から半導体基板100に放出され、したがって、MOSトランジスタ111のエッチングダメージが低減される。また、放電用拡散領域121およびコンタクトホール134は、グリッド領域120内に形成されているので、ダイシング工程で切除され、したがって、半導体装置のチップ面積が増大することはない。【選択図】図1
請求項（抜粋）：
半導体基板のショット領域毎に形成される半導体集積回路であって、 前記ショット領域内のデバイス領域に形成された電界効果トランジスタと、 前記ショット領域内のグリッド領域に形成された放電用高濃度不純物領域と、 前記半導体基板上に形成された中間絶縁膜と、 該中間絶縁膜上にドライエッチング法を用いて形成された配線パターンと、 前記デバイス領域上の前記中間絶縁膜に形成された第1コンタクトホールを介して、前記電界効果トランジスタのゲート電極と前記配線パターンとを接続する第1層間配線と、 前記グリッド領域上の前記中間絶縁膜に形成された第2コンタクトホールを介して、前記放電用高濃度不純物領域と前記配線パターンとを接続する第2層間配線と、 を備えることを特徴とする半導体集積回路。
IPC (3件)：
H01L 21/320 ,  H01L 23/52 ,  H01L 21/768
FI (2件)：
H01L21/88 S ,  H01L21/90 A
Fターム (23件)：
5F033HH04 ,  5F033JJ08 ,  5F033KK01 ,  5F033KK04 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ76 ,  5F033RR04 ,  5F033SS11 ,  5F033SS25 ,  5F033SS27 ,  5F033VV01 ,  5F033VV06 ,  5F033XX00 ,  5F033XX18 ,  5F033XX33 ,  5F033XX34
引用特許：
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM