特許
J-GLOBAL ID：200903090018772102

半導体集積回路装置

発明者：
徳江 達也

徳江 達也 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2004-292852
公開番号（公開出願番号）：特開2006-107127
出願日： 2004年10月05日
公開日（公表日）： 2006年04月20日
要約：
【課題】 CPUに対する複雑な電源供給シーケンスに対応でき、かつ消費電力の削減効果が高い半導体集積回路装置を提供すること。【解決手段】 本発明にかかる半導体集積回路装置は、演算回路を備えたCPU10と、CPU10の電源制御を電源IC200を介して実行するPMU1とを備えている。このPMU1は、演算回路を有しない。また、PMU1は、複数のコマンドを格納するRAM1bと、RAM1bに格納されたコマンドに基づいてCPU10の電源制御を実行する制御部1aとを備えている。【選択図】 図1
請求項（抜粋）：
演算回路を備えたプロセッサと、前記プロセッサの電源制御を電源供給部を介して実行するパワーマネージメントユニットとを備えた半導体集積回路であって、 前記パワーマネージメントユニットは、演算回路を有さず、 複数のコマンドを格納するメモリと、前記メモリに格納されたコマンドに基づいて前記プロセッサの電源制御を実行する制御部とを備えた半導体集積回路装置。
IPC (2件)：
G06F 1/26 ,  G06F 1/32
FI (3件)：
G06F1/00 330F ,  G06F1/00 332B ,  G06F1/00 330D
Fターム (7件)：
5B011DB21 ,  5B011DC06 ,  5B011EA09 ,  5B011JB00 ,  5B011LL01 ,  5B011LL06 ,  5B011MB00
引用特許：
出願人引用 (2件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM