特許
J-GLOBAL ID：200903090465716279

半導体装置の製造方法

発明者：
中村 光良

中村 光良 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 中澤 昭彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-229219
公開番号（公開出願番号）：特開2000-058646
出願日： 1998年08月14日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】良質で平坦性の優れた平坦化膜を備えた半導体装置の製造方法を提供する。【解決手段】段差部を平坦化する平坦化膜を備えた半導体装置の製造方法であって、平坦化膜は、段差部上にシリコン酸化膜6を形成する工程と、シリコン酸化膜6上にポリシロキサン系SOG(スピンオングラス)7を被覆する工程と、ポリシロキサン系SOG7上にポリシラザン系SOG8を被覆する工程と、積層された膜を減圧熱処理する工程と、により形成される。
請求項（抜粋）：
段差部を平坦化する平坦化膜を備えた半導体装置の製造方法であって、前記平坦化膜は、前記段差部上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にポリシロキサン系SOG(スピンオングラス)を被覆する工程と、前記ポリシロキサン系SOG上にポリシラザン系SOGを被覆する工程と、前記積層された膜を減圧熱処理する工程と、により形成されることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/316
FI (2件)：
H01L 21/90 Q ,  H01L 21/316 M
Fターム (14件)：
5F033AA63 ,  5F033BA12 ,  5F033EA03 ,  5F033EA25 ,  5F033EA27 ,  5F033EA29 ,  5F033EA32 ,  5F058BC02 ,  5F058BF07 ,  5F058BF23 ,  5F058BF46 ,  5F058BH01 ,  5F058BH08 ,  5F058BJ02
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM