特許
J-GLOBAL ID:200903090494091857
トランジスタおよびその製造方法
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2005-345458
公開番号(公開出願番号):特開2007-150158
出願日: 2005年11月30日
公開日(公表日): 2007年06月14日
要約:
【課題】酸化物半導体をチャネル層に用いた場合の、チャネル層とソース電極間、チャネル層とドレイン電極間の接触抵抗が大きくなる課題、および前記チャネル層にドレイン集中が生じやすくなる課題を解決したトランジスタを提供する。【解決手段】基材1上に設けられたゲート電極2と、該ゲート電極2上にゲート絶縁層3、酸化物半導体からなるチャネル層4、およびチャネル領域を有するソース電極8とドレイン電極9を順次備えた半導体装置において、チャネル層4とソース電極8の間、チャネル層4とドレイン電極9の間に、前記チャネル層4より導電率が高い介在層7を設けることにより解決した。【選択図】図1
請求項(抜粋):
基材上に設けられたゲート電極と、該ゲート電極上に、ゲート絶縁層、酸化物半導体からなるチャネル層、およびチャネル領域を有するソース電極とドレイン電極を順次備えた半導体装置において、前記チャネル層とソース電極とドレイン電極の間に、チャネル領域を有し、かつ前記チャネル層より導電率が高い介在層を設けたことを特徴とするトランジスタ。
IPC (2件):
FI (5件):
H01L29/78 616U
, H01L29/78 618B
, H01L29/78 616V
, H01L29/78 617T
, H01L21/28 Z
Fターム (58件):
4M104AA03
, 4M104AA09
, 4M104AA10
, 4M104BB02
, 4M104BB08
, 4M104BB09
, 4M104BB36
, 4M104BB39
, 4M104CC05
, 4M104EE03
, 4M104EE16
, 4M104EE17
, 4M104GG08
, 5F110AA03
, 5F110AA16
, 5F110AA17
, 5F110AA26
, 5F110BB01
, 5F110BB09
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE07
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF05
, 5F110FF06
, 5F110FF09
, 5F110FF27
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110FF33
, 5F110GG04
, 5F110GG06
, 5F110GG43
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK07
, 5F110HK11
, 5F110HK17
, 5F110HK21
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110HK38
, 5F110QQ06
引用特許:
前のページに戻る