特許
J-GLOBAL ID：200903090598176749
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
田治米 登 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-061846
公開番号（公開出願番号）：特開平10-242271
出願日： 1997年02月28日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 接続孔に対して上層配線溝の合わせズレが生じて配線溝が接続孔から一部はずれた場合でも、配線材料と接続孔埋め込み材料の接触面積の減少を抑制し、コンタクト抵抗上昇を低減することが可能な構造を有し、特にボーダーレス溝配線構造に対応可能な半導体装置とその製造方法を提供する。【解決手段】 基板1上の層間絶縁膜2に形成された接続孔3に接続孔埋め込み材料を埋め込むことにより接続プラグ5が形成され、その接続プラグ5の形成の後に層間絶縁膜2に配線溝6を形成し、その配線溝6に配線材料を埋め込むことにより溝配線8が形成された構造を有する半導体装置において、接続プラグ5の側面の少なくとも一部が溝配線8に接触するように、接続プラグ5を溝配線8に侵入させる。
請求項（抜粋）：
基板上の層間絶縁膜に形成された接続孔に接続孔埋め込み材料を埋め込むことにより接続プラグが形成され、層間絶縁膜に形成された配線溝に配線材料を埋め込むことにより溝配線が形成された構造を有する半導体装置において、接続プラグの側面の少なくとも一部が溝配線と接触するように、接続プラグが溝配線に侵入していることを特徴とする半導体装置。
引用特許：
前のページに戻る
