特許
J-GLOBAL ID:200903090759677433

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願平11-350284
公開番号(公開出願番号):特開2001-168093
出願日: 1999年12月09日
公開日(公表日): 2001年06月22日
要約:
【要約】【課題】層間絶縁膜の密着性を向上し、配線間の層間絶縁膜の剥がれを防止することができ、層間絶縁膜内におけるクラックの伝播の阻止を図ることによって信頼性の高い半導体装置を提供することを目的とする。【解決手段】半導体チップ上に第1ダミー配線、層間絶縁膜及び第2ダミー配線がこの順に積層され、前記第1ダミー配線と第2ダミー配線との間の層間絶縁膜に複数のダミービアホールが形成されてなる半導体装置において、1つの第1ダミー配線又は第2ダミー配線が複数のダミービアホールと接続されてなる半導体装置。
請求項(抜粋):
半導体チップ上に第1ダミー配線、層間絶縁膜及び第2ダミー配線がこの順に積層され、前記第1ダミー配線と第2ダミー配線との間の層間絶縁膜に複数のダミービアホールが形成されてなる半導体装置において、1つの第1ダミー配線又は第2ダミー配線が複数のダミービアホールと接続されてなる半導体装置。
Fターム (26件):
5F033HH09 ,  5F033HH23 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ09 ,  5F033JJ23 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK23 ,  5F033KK33 ,  5F033MM08 ,  5F033NN33 ,  5F033QQ09 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR14 ,  5F033RR15 ,  5F033SS11 ,  5F033SS13 ,  5F033SS15 ,  5F033SS21 ,  5F033TT02 ,  5F033VV01 ,  5F033XX17
引用特許:
審査官引用 (5件)
  • 半導体チップ
    公報種別:公開公報   出願番号:特願平7-038647   出願人:沖電気工業株式会社
  • 半導体装置とその製造方法
    公報種別:公開公報   出願番号:特願平7-103847   出願人:ヤマハ株式会社
  • 半導体装置の多層配線形成方法
    公報種別:公開公報   出願番号:特願平9-242803   出願人:三星電子株式会社
全件表示

前のページに戻る