特許

J-GLOBAL ID：200903090886551147

半導体装置及びその製造方法

発明者： 大竹 浩人 ,  井上 尚也 ,  久米 一平 ,  戸田 猛 ,  林 喜宏
出願人/特許権者： 日本電気株式会社 ,  NECエレクトロニクス株式会社
代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2006-130083
公開番号（公開出願番号）：特開2007-305654
出願日： 2006年05月09日
公開日（公表日）： 2007年11月22日
要約：

【課題】 電極間リークの低いキャパシタを含む半導体装置を提供する。【解決手段】 配線上、あるいはプラグ上に、下部電極、容量絶縁膜、上部電極とを順次積層して構成された容量構造を持つ半導体装置であり、前記容量構造として、多結晶膜としてのチタン窒化膜103上に非晶質膜あるいは微結晶膜としてタンタル膜104を積層した下部電極構造を有する薄膜キャパシタを持つ。【選択図】 図4

請求項（抜粋）：

配線上、あるいはプラグ上に、下部電極、容量絶縁膜、上部電極と順次積層して構成された容量構造を持つ半導体装置において、前記容量構造として、多結晶膜上に非晶質膜あるいは微結晶膜を積層した下部電極構造を有する薄膜キャパシタを持つことを特徴とする半導体装置。

IPC (2件)：

H01L 21/822 ,  H01L 27/04

FI (2件)：

H01L27/04 C ,  H01L27/04 D

Fターム (12件)：

5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038CA10 ,  5F038CD02 ,  5F038CD14 ,  5F038CD18 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• キャパシタ素子及びその製造方法
  公報種別：公開公報   出願番号：特願2001-241274   出願人：ソニー株式会社

審査官引用 (3件)

• キャパシタ素子の製造方法およびキャパシタ素子ならびにキャパシタ素子を含む半導体装置
  公報種別：公開公報   出願番号：特願2000-229351   出願人：ソニー株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-294940   出願人：株式会社ルネサステクノロジ
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-009198   出願人：株式会社東芝