特許
J-GLOBAL ID:200903091089510547
電界効果トランジスタ
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平11-133182
公開番号(公開出願番号):特開2000-323704
出願日: 1999年05月13日
公開日(公表日): 2000年11月24日
要約:
【要約】【課題】 ゲート電流の増加を抑制してゲート耐圧を向上させる。【解決手段】 電子供給層104上に、膜厚4nmのInAlPからなる中間層106aと、膜厚1nmのInPからなる中間層106bとを備える。
請求項(抜粋):
半導体基板上に形成されたチャネル層と、このチャネル層上に形成されたゲート電極と、このゲート電極を挾んで前記チャネル層上に形成された第1および第2の半導体層と、前記第1および第2の半導体層上にオーミック接続して形成されたソース電極およびドレイン電極と、前記チャネル層と前記第1および第2の半導体層との間に配置されたインジウムとアルミニウムとリンとから構成された化合物半導体よりなる中間層とを少なくとも備えたことを特徴とする電界効果トランジスタ。
IPC (3件):
H01L 29/778
, H01L 21/338
, H01L 29/812
Fターム (18件):
5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ06
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GN04
, 5F102GQ01
, 5F102GR04
, 5F102GR10
, 5F102GS04
, 5F102GV05
, 5F102HC01
, 5F102HC04
, 5F102HC15
, 5F102HC16
引用特許: