特許
J-GLOBAL ID：200903091167986570
マスクパターン設計方法および半導体製造方法ならびに半導体設計プログラム
発明者：
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2007-104424
公開番号（公開出願番号）：特開2008-262014
出願日： 2007年04月12日
公開日（公表日）： 2008年10月30日
要約：
【課題】システマティック歩留まりを短時間で計算できるようにすること。【解決手段】本発明は、パターンの設計レイアウトデータを複数の領域に分割して、当該複数の領域のうち前記パターンの転写シミュレーションから得られる転写寸法が所定の許容範囲を超える領域を抽出する工程と(S101〜S109)、前記工程で抽出された領域のパターンのデータについて複数の転写条件を各々変化させたプロセスウィンドウを設定し、当該プロセスウィンドウによる各転写条件での転写シミュレーションから得られる転写寸法を算出する工程と(ステップS110)、プロセスウィンドウによる各転写条件での転写シミュレーションから得られる転写寸法が所定の許容範囲を超える転写条件を抽出し、当該転写条件についての発生確率から歩留まりを算出する工程と(S111〜S113)を備える。【選択図】図1
請求項（抜粋）：
パターンの設計レイアウトデータを複数の領域に分割して、当該複数の領域のうち前記パターンの転写シミュレーションから得られる転写寸法が所定の許容範囲を超える領域を抽出する工程と、
前記工程で抽出された領域のパターンのデータについて複数の転写条件を各々変化させたプロセスウィンドウを設定し、当該プロセスウィンドウによる各転写条件での転写シミュレーションから得られる転写寸法を算出する工程と、
前記プロセスウィンドウによる各転写条件での転写シミュレーションから得られる転写寸法が所定の許容範囲を超える転写条件を抽出し、当該転写条件についての発生確率から歩留まりを算出する工程と
を備えることを特徴とするマスクパターン設計方法。
IPC (2件)：
FI (2件)：
G03F1/08 A
, H01L21/30 502P
2H095BB02
, 2H095BB36
, 2H095BC09
出願人引用 (3件)
審査官引用 (6件)
全件表示
前のページに戻る
