特許
J-GLOBAL ID：200903091771340416

半導体装置およびその製造方法

発明者：
米田 健司

米田 健司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2002-225223
公開番号（公開出願番号）：特開2004-071653
出願日： 2002年08月01日
公開日（公表日）： 2004年03月04日
要約：
【課題】イオン注入によるゲート電極の突き抜けを防止しながら、熱処理時の応力発生による結晶欠陥の発生をも抑制するゲート電極およびその製造方法を提供する。【解決手段】ゲート絶縁膜(4)を形成後、結晶平均粒の大きさが2〜40nmで、かつ特定の方向に配向していない小粒径多結晶シリコン膜(5)、または小粒径多結晶シリコン膜と非晶質シリコン膜の積層構造をゲート電極のシリコン膜部分に用いることにより、イオン注入時のチャネリング防止とその後の熱処理においても結晶粒成長をおこさず応力も発生しない半導体装置とする。これにより、ゲート電極の膜厚が薄く、かつ結晶欠陥の発生のないトランジスタを提供する。【選択図】 図1
請求項（抜粋）：
半導体基板上にウェル構造、素子分離、ゲート絶縁膜を含むMOS型半導体装置であって、 ゲート電極がシリコン膜からなる単層膜、シリコン膜と単一または複数の金属膜とからなる積層膜、シリコン膜と金属シリサイド膜とからなる積層膜のうちのいずれかの構造を備え、 前記シリコン膜は導電性を有し、結晶粒の平均粒子が2nm以上40nm以下の範囲の大きさからなる小粒径多結晶シリコン膜であって、前記結晶粒の結晶方位が特定の方位に配向していないことを特徴とする半導体装置。
IPC (4件)：
H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49
FI (4件)：
H01L29/78 301G ,  H01L21/28 301A ,  H01L21/28 301D ,  H01L29/58 G
Fターム (80件)：
4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD37 ,  4M104DD42 ,  4M104DD43 ,  4M104DD45 ,  4M104DD55 ,  4M104DD65 ,  4M104DD78 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104DD88 ,  4M104DD91 ,  4M104EE03 ,  4M104EE09 ,  4M104EE14 ,  4M104FF14 ,  4M104FF18 ,  4M104GG08 ,  4M104HH07 ,  5F140AA08 ,  5F140AA24 ,  5F140AA28 ,  5F140AB03 ,  5F140BA01 ,  5F140BA16 ,  5F140BA20 ,  5F140BC06 ,  5F140BC12 ,  5F140BD09 ,  5F140BE05 ,  5F140BE06 ,  5F140BE07 ,  5F140BE08 ,  5F140BE13 ,  5F140BE19 ,  5F140BF04 ,  5F140BF11 ,  5F140BF14 ,  5F140BF18 ,  5F140BF20 ,  5F140BF21 ,  5F140BF22 ,  5F140BF24 ,  5F140BF27 ,  5F140BF28 ,  5F140BF32 ,  5F140BF33 ,  5F140BG08 ,  5F140BG27 ,  5F140BG28 ,  5F140BG30 ,  5F140BG31 ,  5F140BG32 ,  5F140BG33 ,  5F140BG34 ,  5F140BG35 ,  5F140BG38 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BG56 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK29 ,  5F140BK34 ,  5F140BK35 ,  5F140BK39 ,  5F140CB04 ,  5F140CB08 ,  5F140CF04
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM