特許
J-GLOBAL ID:200903092420723668
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願2002-273624
公開番号(公開出願番号):特開2004-111736
出願日: 2002年09月19日
公開日(公表日): 2004年04月08日
要約:
【課題】細線効果によるゲート電極の抵抗値の増加を抑制するとともに、そのゲート電極の抵抗ばらつきを低減させ、かつゲート絶縁膜の劣化を防止する信頼性の高い半導体装置及びその製造方法を実現できるようにする。【解決手段】ゲート電極に、第1の多結晶シリコン膜22に対して、所定の結晶面方位が配向した、結晶粒径の小さい第2の多結晶シリコン膜25を第1の多結晶シリコン膜22上方に備えるようにして、第2の多結晶シリコン膜25にシリサイド層を形成するときに、シリサイド反応の速度が局所的に異なる箇所が存在する場合でも、第1の多結晶シリコン膜22とのシリサイド反応よりも、第2の多結晶シリコン膜25の未反応部分とのシリサイド反応を早く行なわせることができるようにする。【選択図】 図1
請求項(抜粋):
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを含み、
前記ゲート電極は、
前記ゲート絶縁膜上に形成された第1の多結晶シリコン膜と、
前記第1の多結晶シリコン膜の上方に形成され、当該第1の多結晶シリコン膜とは異なる結晶状態であり、少なくとも上層がシリサイド化されてなる第2の多結晶シリコン膜と
を有することを特徴とする半導体装置。
IPC (8件):
H01L29/78
, H01L21/28
, H01L21/8234
, H01L21/8238
, H01L27/088
, H01L27/092
, H01L29/423
, H01L29/49
FI (5件):
H01L29/78 301G
, H01L21/28 301D
, H01L27/08 321D
, H01L27/08 102C
, H01L29/58 G
Fターム (58件):
4M104BB18
, 4M104BB37
, 4M104CC05
, 4M104DD37
, 4M104DD43
, 4M104DD84
, 4M104EE08
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AC03
, 5F048BA10
, 5F048BB01
, 5F048BB04
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BB13
, 5F048BE03
, 5F048BF06
, 5F048BF11
, 5F140AA00
, 5F140AA01
, 5F140AB03
, 5F140BA01
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BF33
, 5F140BF35
, 5F140BG08
, 5F140BG12
, 5F140BG26
, 5F140BG28
, 5F140BG34
, 5F140BG38
, 5F140BG44
, 5F140BG45
, 5F140BG52
, 5F140BG53
, 5F140BG56
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ27
, 5F140BK13
, 5F140BK21
, 5F140BK26
, 5F140BK30
, 5F140BK34
, 5F140BK38
, 5F140BK39
, 5F140CB04
, 5F140CB08
, 5F140CC12
, 5F140CE07
, 5F140CF04
引用特許:
前のページに戻る