特許
J-GLOBAL ID：200903092611270914

半導体装置

発明者：
黒川 敦雄

黒川 敦雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-163484
公開番号（公開出願番号）：特開平8-031937
出願日： 1994年07月15日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 ホットキャリア耐性を劣化させることなく、フロー形状に優れたO3-TEOS CVDSiO2膜を用いることのできる半導体装置を提供する。【構成】 シリコン基板11上に、ゲート酸化膜12、ゲート電極13を形成した後、LP-Si3N4膜15を形成し、その上にO3-TEOS CVDSiO2膜16を形成する。このような構造にすることにより、O3-TEOS CVDSiO2膜16から拡散する水分をLP-Si3N4膜15がブロックし、ゲート酸化膜12に水分が侵入するのを防止できる。このため、ホットキャリア耐性を劣化させることなく、平坦化を達成することが可能となる。
請求項（抜粋）：
半導体基板に素子が形成され、該素子の電極上にO3-TEOS CVDSiO2膜が形成された半導体装置において、前記ゲート電極と前記O3-TEOS CVDSiO2膜との間に、LP-Si3N4膜が介在されたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/768 ,  H01L 21/316 ,  H01L 29/78 ,  H01L 21/336
FI (2件)：
H01L 21/90 M ,  H01L 29/78 301 P
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM