特許
J-GLOBAL ID:200903092638243455
降圧型スイッチングレギュレータ
発明者:
出願人/特許権者:
代理人 (3件):
田中 光雄
, 田村 恭生
, 石野 正弘
公報種別:公開公報
出願番号(国際出願番号):特願2007-304055
公開番号(公開出願番号):特開2009-131062
出願日: 2007年11月26日
公開日(公表日): 2009年06月11日
要約:
【課題】高電圧入力が可能で、しかもチップ面積を小さくすることができ、応答速度も速くすることができる降圧型スイッチングレギュレータを得る。【解決手段】スイッチングトランジスタM1のオン/オフ制御を行う第1ドライブ回路3の正側電源入力端にダイオードD2を介して第1電源回路4からの電源電圧VLを入力すると共に、第1ドライブ回路3の負側電源入力端を接続部LXに接続し、更に第1ドライブ回路3の正側電源入力端と接続部LXとの間にブートストラップコンデンサC1を接続して、第1ドライブ回路3の電源電圧を低耐圧トランジスタの耐電圧以下になるようにした。【選択図】図1
請求項(抜粋):
高耐圧MOSトランジスタと低耐圧MOSトランジスタで構成され、入力端子に入力された、該低耐圧MOSトランジスタの耐電圧以上であると共に該高耐圧MOSトランジスタの耐電圧未満の入力電圧を、所定の定電圧に降圧して出力端子から出力する、インダクタを使用した非絶縁方式の降圧型スイッチングレギュレータにおいて、
ゲートに入力された制御信号に応じてスイッチングを行い、前記インダクタに対して前記入力電圧による充電を行う高耐圧のNMOSトランジスタからなるスイッチング素子と、
該スイッチング素子がオフして前記インダクタへの充電が停止すると、前記インダクタの放電を行う整流素子と、
前記低耐圧MOSトランジスタの耐電圧以下である所定の第1の電源電圧を生成して出力する電源回路部と、
一端が前記スイッチング素子と前記インダクタとの接続部に接続され、他端に前記第1の電源電圧が入力されるコンデンサと、
入力された制御信号に応じて前記スイッチング素子のオン/オフ制御を行う第1のドライブ回路部と、
前記出力端子から出力される電圧が前記所定の定電圧になるように前記スイッチング素子のスイッチング制御を行う制御信号を生成して該第1のドライブ回路部に出力する制御回路部と、
を備え、
前記第1のドライブ回路部は、前記コンデンサから電源供給され、前記低耐圧MOSトランジスタで構成されることを特徴とする降圧型スイッチングレギュレータ。
IPC (1件):
FI (1件):
Fターム (9件):
5H730AA10
, 5H730AA15
, 5H730AS01
, 5H730BB13
, 5H730DD04
, 5H730DD21
, 5H730EE13
, 5H730FG01
, 5H730VV01
引用特許:
出願人引用 (5件)
-
DC-DCコンバータ
公報種別:公開公報
出願番号:特願平6-010727
出願人:富士電機株式会社
-
特許第3775240号公報
-
スイッチングレギュレータ
公報種別:公開公報
出願番号:特願2005-063821
出願人:ローム株式会社
全件表示
審査官引用 (3件)
前のページに戻る