特許

J-GLOBAL ID：200903092690086317

容量素子付き回路基板

発明者： 小山田 毅
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-307455
公開番号（公開出願番号）：特開2000-133907
出願日： 1998年10月28日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】絶縁基板上に所定の静電容量値の容量素子を確実に形成することができない。【解決手段】絶縁基板1上に薄膜回路配線2と薄膜容量素子3a、3bとを形成してなる容量素子付き回路基板であって、前記薄膜容量素子3a、3bは、一側面側に前記薄膜回路配線2が接続され、他側面側に絶縁体9が配されている下部電極層5と、前記下部電極層5及び絶縁体9上に形成されている誘電体層6と、前記誘電体層6の上面から該誘電体層6及び絶縁体9の側面を介し絶縁基板1上面にかけて形成されている上部電極層7とから成る。

請求項（抜粋）：

絶縁基板上に薄膜回路配線と薄膜容量素子とを形成してなる容量素子付き回路基板であって、前記薄膜容量素子は、一側面側に前記薄膜回路配線が接続され、他側面側に絶縁体が配されている下部電極層と、前記下部電極層及び絶縁体上に形成されている誘電体層と、前記誘電体層の上面から該誘電体層及び絶縁体の側面を介し絶縁基板上面にかけて形成されている上部電極層とから成ることを特徴とする容量素子付き回路基板。

IPC (3件)：

H05K 1/16 ,  H01G 17/00 ,  H05K 1/02

FI (3件)：

H05K 1/16 C ,  H05K 1/02 J ,  H01G 4/40 Z

Fターム (37件)：

4E351AA07 ,  4E351AA09 ,  4E351AA11 ,  4E351BB01 ,  4E351BB03 ,  4E351BB32 ,  4E351BB36 ,  4E351BB38 ,  4E351CC02 ,  4E351CC03 ,  4E351CC06 ,  4E351DD04 ,  4E351DD06 ,  4E351DD41 ,  4E351DD48 ,  4E351GG06 ,  5E082AB03 ,  5E082BB10 ,  5E082BC36 ,  5E082BC39 ,  5E082EE05 ,  5E082EE23 ,  5E082EE37 ,  5E082EE41 ,  5E082FG03 ,  5E082FG22 ,  5E082FG42 ,  5E082KK01 ,  5E082PP09 ,  5E338AA01 ,  5E338AA18 ,  5E338BB63 ,  5E338BB75 ,  5E338CC01 ,  5E338CD02 ,  5E338EE11 ,  5E338EE27

引用特許：

審査官引用 (6件)

• 容量素子付き回路基板
  公報種別：公開公報   出願番号：特願平8-128200   出願人：京セラ株式会社
• 薄膜コンデンサ付回路基板及びその製造方法
  公報種別：公開公報   出願番号：特願平5-150329   出願人：新光電気工業株式会社
• 特開昭58-044789
  
• 回路基板
  公報種別：公開公報   出願番号：特願平4-291298   出願人：京セラ株式会社
• 回路基板
  公報種別：公開公報   出願番号：特願平7-077290   出願人：日本特殊陶業株式会社
• 特開昭58-044789