特許
J-GLOBAL ID：200903092844508260

MIS型半導体装置

発明者：
永岡 達司

永岡 達司 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-197644
公開番号（公開出願番号）：特開2004-335990
出願日： 2003年07月16日
公開日（公表日）： 2004年11月25日
要約：
【課題】ゲート電極とドリフト領域の重なり面積を確実に確保して低オン抵抗化を図り、且つ、低帰還容量化を図ることで低スイッチング損失化を図ることができるMIS型半導体装置を提供すること。【解決手段】pベース層3内にp+ ストッパ領域11を形成し、pベース領域3の不純物濃度のピーク位置Pをnドリフト領域1側に位置させ、nドリフト領域1上の酸化膜12上にフィールドプレート13を形成し、ゲート電極8側の酸化膜12の厚さを薄くし、ソース電極6とフィールドプレート13を電気的に接続する。間隔dgを2.5μm以下とし、間隔xを5.6μm以下とし、酸化膜12の最小の厚さをゲート絶縁膜7の厚さ以上とし、Vb/Ec以下とすることで、所定の耐圧を確保しながら、低オン抵抗化と低帰還容量化を図ることができる。【選択図】 図1
請求項（抜粋）：
第1導電型のソース領域、第2導電型のベース領域、第1導電型のドリフト領域を有するMIS型半導体装置において、該ドリフト領域のゲート電極に近い側に層間絶縁膜より薄い絶縁膜が設けられ、該薄い絶縁膜上にソース電極と接続されたフィールドプレートを形成することを特徴とするMIS型半導体装置。
IPC (1件)：
H01L29/78
FI (7件)：
H01L29/78 301W ,  H01L29/78 652C ,  H01L29/78 652G ,  H01L29/78 652H ,  H01L29/78 652P ,  H01L29/78 653A ,  H01L29/78 301D
Fターム (21件)：
5F140AA00 ,  5F140AA30 ,  5F140AC21 ,  5F140AC23 ,  5F140BA16 ,  5F140BB13 ,  5F140BF01 ,  5F140BF04 ,  5F140BF51 ,  5F140BH13 ,  5F140BH15 ,  5F140BH30 ,  5F140BH43 ,  5F140BH47 ,  5F140BH49 ,  5F140BH50 ,  5F140BK13 ,  5F140BK21 ,  5F140CD02 ,  5F140CD09 ,  5F140CE18
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM