特許
J-GLOBAL ID：200903092913131131

半導体装置およびその製造方法

発明者：
瀧澤 照夫

瀧澤 照夫 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (2件)： 布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-293606
公開番号（公開出願番号）：特開2006-108425
出願日： 2004年10月06日
公開日（公表日）： 2006年04月20日
要約：
【課題】 寄生抵抗が低く、良好な性質を有する半導体装置およびその製造方法を提供する。【解決手段】 本発明にかかる半導体装置100の製造方法は、(a)絶縁層8上に設けられた半導体層10の上方にゲート絶縁層20を形成する工程と、(b)前記ゲート絶縁層20の上方にゲート電極22を形成する工程と、(c)前記半導体層10に不純物を導入することにより、ソース領域26およびドレイン領域14を形成する工程と、(d)前記半導体層10にフッ素を導入することにより第1のフッ素含有領域50、52を形成する工程と、(e)前記半導体層10の半導体と遷移金属を反応させることにより、低抵抗半導体金属合金層32、34を形成する工程と、を含む。【選択図】 図1
請求項（抜粋）：
(a)絶縁層上に設けられた半導体層の上方にゲート絶縁層を形成する工程と、 (b)前記ゲート絶縁層の上方にゲート電極を形成する工程と、 (c)前記半導体層に不純物を導入することにより、ソース領域およびドレイン領域を形成する工程と、 (d)前記半導体層にフッ素を導入する工程と、 (e)前記半導体層の半導体と遷移金属を反応させることにより、低抵抗半導体金属合金層を形成する工程と、 を含む、半導体装置の製造方法。
IPC (3件)：
H01L 29/786 ,  H01L 21/28 ,  H01L 21/336
FI (5件)：
H01L29/78 616V ,  H01L21/28 301D ,  H01L21/28 301S ,  H01L29/78 616L ,  H01L29/78 616T
Fターム (57件)：
4M104AA01 ,  4M104AA04 ,  4M104AA09 ,  4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104BB26 ,  4M104CC01 ,  4M104CC05 ,  4M104DD26 ,  4M104DD37 ,  4M104DD64 ,  4M104DD84 ,  4M104DD90 ,  4M104DD91 ,  4M104FF14 ,  4M104GG09 ,  4M104HH16 ,  5F110AA03 ,  5F110CC02 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110GG12 ,  5F110GG25 ,  5F110GG32 ,  5F110GG34 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ02 ,  5F110HJ04 ,  5F110HJ06 ,  5F110HJ11 ,  5F110HJ13 ,  5F110HJ14 ,  5F110HJ22 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK33 ,  5F110HK40 ,  5F110HM02 ,  5F110HM13 ,  5F110PP03 ,  5F110QQ11 ,  5F110QQ17
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM