特許
J-GLOBAL ID:200903093085384329

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 尾身 祐助
公報種別:公開公報
出願番号(国際出願番号):特願2000-104339
公開番号(公開出願番号):特開2001-291792
出願日: 2000年04月06日
公開日(公表日): 2001年10月19日
要約:
【要約】【課題】 半導体素子と誘電体基板の間の熱的膨張圧力による剥離を防止し、半導体装置の信頼性を高める。【解決手段】 多層配線基板の第2金属層111が露出させる凹部108を形成しその凹部の底面にテーパ角のついたザグリ114を形成する。半導体素子106をはんだ等の接着剤107を用いてマウントしポッティング樹脂5にて凹部を充填する。それによりテーパ角のついたザグリ114中にもポッティング樹脂5が充填されて、半導体素子の剥離を防止できる。
請求項(抜粋):
多層配線基板に形成された凹部内に封止樹脂にて封止された半導体素子が搭載されている半導体装置において、前記凹部の底面、および/または、側面には前記封止樹脂の剥離を防止する切り込みが形成されていることを特徴とする半導体装置。
IPC (3件):
H01L 23/12 ,  H01L 21/56 ,  H05K 1/18
FI (4件):
H01L 21/56 E ,  H05K 1/18 R ,  H01L 23/12 F ,  H01L 23/12 N
Fターム (13件):
5E336AA04 ,  5E336AA08 ,  5E336BB03 ,  5E336BC25 ,  5E336BC26 ,  5E336CC34 ,  5E336CC58 ,  5E336EE05 ,  5E336EE07 ,  5E336GG16 ,  5F061AA01 ,  5F061BA03 ,  5F061CA04
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る