特許

J-GLOBAL ID：200903093147712018

半導体装置の製造方法

発明者： 野間 淳史 ,  三河 巧 ,  十代 勇治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-018571
公開番号（公開出願番号）：特開2002-222931
出願日： 2001年01月26日
公開日（公表日）： 2002年08月09日
要約：

【要約】【課題】 容量絶縁膜を薄膜化した場合にも容量絶縁膜表面におけるラフネスの発生を抑制できるようにすると共に、急速加熱法により容量絶縁膜を十分に結晶化できるようにして良好な容量特性を実現する。【解決手段】 半導体基板100上に、容量下部電極106となる第1の導電膜106A、容量絶縁膜107となる絶縁性金属酸化物膜107A、及び容量上部電極108となる第2の導電膜108Aを順次形成する。第2の導電膜108Aは、第1の導電膜106Aを構成する材料と比べて電磁波反射率が小さい材料よりなる。第2の導電膜108Aを形成した後に、急速加熱法を用いて半導体基板100に対して絶縁性金属酸化物膜107Aの結晶化温度以上の温度で熱処理を行なう。

請求項（抜粋）：

半導体基板上に容量下部電極となる第1の導電膜を形成する工程と、前記第1の導電膜上に容量絶縁膜となる絶縁性金属酸化物膜を形成する工程と、前記絶縁性金属酸化物膜上に、容量上部電極となり、且つ前記第1の導電膜を構成する材料と比べて電磁波反射率が小さい材料よりなる第2の導電膜を形成する工程と、前記第2の導電膜を形成した後に、急速加熱法を用いて前記半導体基板に対して前記絶縁性金属酸化物膜の結晶化温度以上の温度で熱処理を行なう工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/105 ,  H01L 21/316 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/316 X ,  H01L 27/10 444 B ,  H01L 27/10 621 Z ,  H01L 27/10 651

Fターム (24件)：

5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BE10 ,  5F058BF06 ,  5F058BF12 ,  5F058BF46 ,  5F058BH01 ,  5F083AD21 ,  5F083AD49 ,  5F083GA11 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA31 ,  5F083JA35 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083PR34

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-294502   出願人：沖電気工業株式会社
• 半導体メモリ素子
  公報種別：公開公報   出願番号：特願平9-292354   出願人：シャープ株式会社, 原徹
• 強誘電体メモリ集積回路用の強誘電体キャパシタ素子の製造方法及び強誘電体キャパシタ
  公報種別：公開公報   出願番号：特願2001-385106   出願人：富士通株式会社
• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-341392   出願人：株式会社東芝