特許
J-GLOBAL ID:200903093345073705
半導体装置およびその製造方法
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2005-240058
公開番号(公開出願番号):特開2007-059470
出願日: 2005年08月22日
公開日(公表日): 2007年03月08日
要約:
【課題】機能面に振動子などを持つ機能素子が組み込まれ、機能素子の気密封止が可能で、小型化や薄型化に対応できる半導体装置とその製造方法を提供する。【解決手段】デバイス基板11の表面にもうけられ、振動子または可動部を有する機能素子13と、機能素子13の外周部に並べられてデバイス基板11の表面に設けられた第1ランド12と、第1ランド12に設けられたバンプ14とを有するマイクロデバイス10が、バンプ14に対応するように形成された第2ランド22を有する回路基板20に対して、バンプ14と第2ランド22が電気的に接続するようにバンプ14の形成面側からマウントされており、機能素子13の外周部において一周にわたり、バンプ14と第2ランド22の接続部を固定し、デバイス基板11と回路基板20の間隙を封止するように、封止樹脂層27が形成され、機能素子13と回路基板20の間に中空部15が構成されている構成とする。【選択図】図1
請求項(抜粋):
デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第1ランドと、前記第1ランドに設けられたバンプとを有するマイクロデバイスと、
前記バンプに対応するように形成された第2ランドを有し、前記バンプと前記第2ランドが電気的に接続するように前記バンプの形成面側から前記マイクロデバイスがマウントされた回路基板と、
前記機能素子の外周部において一周にわたり、前記バンプと前記第2ランドの接続部を固定し、前記デバイス基板と前記回路基板の間隙を封止するように形成された封止樹脂層と
を有し、
前記機能素子と前記回路基板の間に中空部が構成されている
半導体装置。
IPC (5件):
H01L 23/02
, H01L 23/12
, H03H 9/02
, H03H 3/02
, H03H 9/25
FI (5件):
H01L23/02 B
, H01L23/12 501B
, H03H9/02 A
, H03H3/02 B
, H03H9/25 A
Fターム (19件):
5J097AA24
, 5J097AA29
, 5J097HA03
, 5J097HA04
, 5J097HA07
, 5J097JJ09
, 5J097KK09
, 5J097KK10
, 5J108CC04
, 5J108CC11
, 5J108EE03
, 5J108EE04
, 5J108EE07
, 5J108EE14
, 5J108FF05
, 5J108GG03
, 5J108KK07
, 5J108MM01
, 5J108NA02
引用特許:
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る