特許
J-GLOBAL ID：200903093577352635
メモリアレイにわたって等電位センシングを実行して漏れ電流を除去するための方法およびシステム
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 聡 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-044349
公開番号（公開出願番号）：特開2003-288779
出願日： 2003年02月21日
公開日（公表日）： 2003年10月10日
要約：
【要約】【課題】メモリセルのアレイ内の漏れ電流を最小限に抑えるための方法及びシステム、並びに読出し操作中にセンシンク ゙されるメモリセル内の抵抗値を区別するための方法及びシステムの実現。【解決手段】メモリアレイ(10)は、複数のメモリセル(12)を介して交差結合される複数のヒ ゙ット線及びワート ゙線を含む。各メモリセル(12)は、単方向性エレメント(13)を介した、第1の方向にのみ導電性経路を提供するように制限される。係る単方向性エレメント(13)は一般にタ ゙イオート ゙からなる。装置はタ ゙イオート ゙を用いて、タ ゙イオート ゙及び抵抗性メモリセルを通るワート ゙線からヒ ゙ット線までの電流経路を形成する。更に、アレイにわたって等電位値がかけられた後に、差動センス増幅器(30)を用いて、読出し操作中にセンシンク ゙される電流と基準値とを区別し、所与のメモリセルのセンス動作中に、隣接するワート ゙線及びヒ ゙ット線内に漏れ電流が発生するのを制限する。
請求項（抜粋）：
データ記憶デバイスであって、複数のワード線と、複数のビット線と、メモリセルからなる抵抗性交点アレイであって、各メモリセルが1つのビット線に接続され、分離ダイオードに接続され、前記分離ダイオードがさらに個々のワード線に接続され、また前記分離ダイオードが前記ビット線から前記ワード線への単方向性の導電経路を提供する、抵抗性交点アレイと、及び前記ワード線に結合され、センス動作中に選択されないワード線にバイアスをかけ、漏れ電流を、前記センス動作中に選択されたワード線に加えられるセンス電流信号から離れるように迂回させる漏れ電流迂回源とからなる、データ記憶デバイス。
IPC (5件)：
G11C 11/15 150
, G11C 13/00
, H01L 27/10 451
, H01L 27/105
, H01L 43/08
G11C 11/15 150
, G11C 13/00 Z
, H01L 27/10 451
, H01L 43/08 Z
, H01L 27/10 447
5F083FZ10
, 5F083GA06
, 5F083LA04
, 5F083LA10
, 5F083ZA11
