特許
J-GLOBAL ID：200903093745350236

縦型電界効果トランジスタ及びその製造方法

発明者：
山田 学

山田 学 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願2001-146052
公開番号（公開出願番号）：特開2002-343969
出願日： 2001年05月16日
公開日（公表日）： 2002年11月29日
要約：
【要約】【課題】 アバランシェ破壊耐量を大きくするための製造が容易な縦型電界効果トランジスタ及びその製造方法を提供する。【解決手段】 縦型MOSFETは、nチャネルが形成される第1ベース領域3に比して、高濃度で浅い第2ベース領域10が、多角形のソース領域4の角部分を分割することにより、アバランシェ破壊耐量が向上する。また、ソース電極9、第2ベース領域10、及び、ソース領域4をコンタクトするソース電極コンタクト窓7がソース領域4を貫き、第2ベース領域10まで達することで、第1ベース領域3及び第2ベース領域10の双方を予め基板表面に露出させる製造工程が不要になる。
請求項（抜粋）：
第1導電型の半導体基板と、該半導体基板の主面側に形成された略多角形状の第2導電型の第1ベース領域と、該第1ベース領域内に形成され該第1ベース領域の中央部から前記多角形状の頂部の夫々に向かって延びる複数の対角状部を有する、前記第1ベース領域よりも高濃度の第2導電型の第2ベース領域と、前記第1ベース領域内に前記第2ベース領域の対角状部によって分割されて形成される、前記第2ベース領域よりも浅い第1導電型のソース領域と、該ソース領域にコンタクトするソース電極と、前記半導体基板の底面側にコンタクトし、ドレイン領域を構成する半導体基板の領域を隔てて前記第1ベース領域と対向するドレイン電極とを備える縦型電界効果トランジスタにおいて、前記ソース電極の縁部が、前記ソース領域の底部を越えて前記第2ベース領域の内部に迄延びていることを特徴とする縦型電界効果トランジスタ。
IPC (6件)：
H01L 29/78 652 ,  H01L 29/78 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/336 ,  H01L 29/41
FI (6件)：
H01L 29/78 652 M ,  H01L 29/78 652 F ,  H01L 21/28 L ,  H01L 29/78 658 G ,  H01L 29/44 C ,  H01L 21/88 J
Fターム (22件)：
4M104AA01 ,  4M104BB01 ,  4M104BB40 ,  4M104CC01 ,  4M104DD08 ,  4M104DD09 ,  4M104DD94 ,  4M104FF04 ,  4M104FF27 ,  4M104FF32 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F033HH04 ,  5F033LL04 ,  5F033MM30 ,  5F033NN12 ,  5F033QQ07 ,  5F033QQ37 ,  5F033VV00 ,  5F033XX00
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM