特許
J-GLOBAL ID：200903093939983426
半導体素子の金属配線層形成方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-141175
公開番号（公開出願番号）：特開2003-023069
出願日： 2002年05月16日
公開日（公表日）： 2003年01月24日
要約：
【要約】【課題】 デュアルダマシン工程による半導体素子の金属配線層形成方法を提供する。【解決手段】 導電層が形成された半導体基板上にストッパー膜、層間絶縁膜及びハードマスク層、第1幅を有する第1開口部を備えた第1フォトレジストパターンを形成し、ハードマスク層及び一部の層間絶縁膜をエッチングして第1幅を有するパーシャルビアホールを形成して、該パターンを除去し、有機物質膜を塗布し、第1幅より大きな第2幅を有する第2開口部を備えた第2フォトレジストパターンを形成し、層間絶縁膜上部の有機物質膜及びハードマスク層をエッチングして第2フォトレジストパターン及び有機物質膜を同時に除去し、ハードマスク層をエッチングマスクとして層間絶縁膜をエッチングして第2幅を有する配線領域と第1幅を有するビアホールを形成する、ことを含む半導体素子の金属配線層形成方法である。
請求項（抜粋）：
導電層が形成された半導体基板上にストッパー膜を形成する段階と、前記ストッパー膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜上にハードマスク層を形成する段階と、前記ハードマスク層上に第1幅を有して前記ハードマスク層の上面を一部露出させる第1開口部を備えた第1フォトレジストパターンを形成する段階と、前記第1フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁膜の一部をエッチングして第1幅を有するパーシャルビアホールを形成する段階と、前記第1フォトレジストパターンを除去する段階と、パーシャルビアホールが形成された前記半導体基板上に、前記パーシャルビアホールを埋め込むために有機物質膜を塗布する段階と、有機物質膜が形成された前記半導体基板上に、前記パーシャルビアホールに対応するように位置する前記第1幅より大きな第2幅を有する第2開口部を備えた第2フォトレジストパターンを形成する段階と、前記第2フォトレジストパターンをエッチングマスクとして前記層間絶縁膜上部の前記有機物質膜及び前記ハードマスク層をエッチングする段階と、前記第2フォトレジストパターン及び前記有機物質膜を同時に除去する段階と、前記ハードマスク層をエッチングマスクとして前記層間絶縁膜をエッチングして、第2幅を有する配線領域および第1幅を有するビアホールを形成する段階と、を含むことを特徴とする半導体素子の金属配線層形成方法。
Fターム (40件)：
5F033HH18
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033JJ18
, 5F033JJ21
, 5F033JJ33
, 5F033JJ34
, 5F033KK01
, 5F033KK11
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033QQ09
, 5F033QQ11
, 5F033QQ15
, 5F033QQ16
, 5F033QQ19
, 5F033QQ25
, 5F033QQ28
, 5F033QQ30
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR06
, 5F033RR09
, 5F033RR11
, 5F033RR14
, 5F033RR15
, 5F033RR21
, 5F033RR25
, 5F033RR29
, 5F033SS04
, 5F033SS22
, 5F033XX01
, 5F033XX09
, 5F033XX24
