特許
J-GLOBAL ID：200903094054810288
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-345924
公開番号（公開出願番号）：特開2001-168323
出願日： 1999年12月06日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 ソース/ドレインのドライブの影響によるエクステンションの不要な拡散を防止することにより、ソース/ドレインの拡散とエクステンションの拡散とを独立して制御し、それぞれに対して最適な構造を得ることができるMISトランジスタの製造方法を提供する。【解決手段】 ゲート電極3の側面に形成されたL字型のシリコン窒化膜16と、シリコン窒化膜16を覆っていたシリコン酸化膜とをマスクとしてイオン注入を行ってソース/ドレイン9を形成する。その後に、シリコン窒化膜16を残置しつつシリコン酸化膜を除去する。そして不純物イオン6をシリコン窒化膜16を介してシリコン基板1の主面にイオン注入する。シリコン窒化膜16はゲート電極3の近傍では厚く、ソース/ドレイン9の近傍では薄いので、ゲート電極3への潜り込みが小さなエクステンション18が形成される。
請求項（抜粋）：
(a)半導体基板の主面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に設けられたゲート電極とを形成する工程と、(b)前記ゲート電極及び前記ゲート絶縁膜の側面と、前記側面から前記ゲート電極の外へと第1の幅で広がる第1の領域における前記主面とを覆う第1の側壁を形成する工程と、(c)前記第1の側壁及び前記ゲート電極をマスクとして前記主面に対して第1の不純物を導入して第1の不純物領域を形成する工程と、(d)前記工程(c)で得られた構造に対して熱処理を行い、前記第1の不純物を電気的に活性化する工程と、(e)前記側面から前記ゲート電極の外へと前記第1の幅よりも狭い第2の幅で広がる第2の領域において前記側面を覆う部分を残しつつ、前記第1の側壁の厚さを前記ゲート電極の厚さよりも減少させて第2の側壁を得る工程と、(f)前記工程(d)の後、前記ゲート電極をマスクとし、また前記第2の側壁を介して第2の不純物を導入して前記第1の不純物領域よりも不純物濃度の低い第2の不純物領域を形成する工程とを備える、半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 301 L
, H01L 29/78 301 S
5F040DA06
, 5F040DC01
, 5F040EC01
, 5F040EC04
, 5F040EC07
, 5F040EC13
, 5F040EF01
, 5F040EF02
, 5F040EH02
, 5F040EH07
, 5F040EK01
, 5F040FA03
, 5F040FA05
, 5F040FA07
, 5F040FA10
, 5F040FA16
, 5F040FA17
, 5F040FA19
, 5F040FB03
, 5F040FB04
, 5F040FC06
, 5F040FC13
, 5F040FC16
, 5F040FC19
