特許
J-GLOBAL ID：200903094076109214

薄膜トランジスタ

発明者：
木村 睦

木村 睦 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-082582
公開番号（公開出願番号）：特開2000-277742
出願日： 1999年03月25日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 薄膜トランジスタにおいて、半導体膜とゲート絶縁膜との界面に存在する表面粗さによる、キャリア伝導阻害<HAN>・</HAN>オン電流低下を、抑制することを目的とする。【解決手段】 表面粗さの突起部の高さHが、 H < 5 nm を満たすようにすることで、オン電流の低下を抑制できる。必要なオン電流の表面粗さが無いときのオン電流に対する比をr(%)とするとき、150 x ( H ^ (-0.323) ) > r を満たすようにすることで、オン電流の低下を、所望の値に抑制できる。
請求項（抜粋）：
半導体膜とゲート電極とを備え、前記半導体膜と前記ゲート電極との間にゲート絶縁膜を備えた、薄膜トランジスタにおいて、前記半導体膜と前記ゲート絶縁膜との界面に存在する表面粗さの突起部の高さHが、H < 5 nmを満たすことを特徴とする、薄膜トランジスタ。
IPC (2件)：
H01L 29/786 ,  G02F 1/136 500
FI (2件)：
H01L 29/78 618 C ,  G02F 1/136 500
Fターム (15件)：
2H092JA24 ,  2H092JA25 ,  2H092JA34 ,  2H092JA37 ,  2H092KA04 ,  2H092MA05 ,  2H092MA07 ,  2H092MA30 ,  2H092NA26 ,  5F110GG13 ,  5F110GG22 ,  5F110GG43 ,  5F110GG44 ,  5F110GG47 ,  5F110PP03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM