特許
J-GLOBAL ID：200903094133980334
キャパシタ内蔵配線基板
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
小島 清路
, 萩野 義昇
, 谷口 直也
公報種別：公開公報
出願番号（国際出願番号）：特願2007-108652
公開番号（公開出願番号）：特開2008-270369
出願日： 2007年04月17日
公開日（公表日）： 2008年11月06日
要約：
【課題】製造が容易であって信頼性に優れ、半導体素子の能力をより引き出し易い配線基板を提供する。【解決手段】コア部と、コア部内に収容されたキャパシタ部21と、プロセッサコア部を有する第1素子及び他の第2素子を搭載可能な少なくともキャパシタ部21上に積層されたビルドアップ部と、を備えるキャパシタ内蔵配線基板において、キャパシタ部21は、複数の機能部を有し、各機能部に接続されてキャパシタ部21の外表面へ導出された複数の接続端子4からなる端子群40を備え、端子群40は、第1機能部及び第1素子に接続可能な端子群41と、第2機能部及び他の第2素子に接続可能な端子群42と、を含み、端子群42は端子群41に対してより外側に配置されている。【選択図】図4
請求項（抜粋）：
基板コア部と、該基板コア部内に収容されたキャパシタ部と、プロセッサコア部を有する第1の半導体素子及び該第1の半導体素子とは異なる他の半導体素子を搭載可能であり且つ少なくとも該キャパシタ部上に積層されたビルドアップ部と、を備えるキャパシタ内蔵配線基板であって、
上記キャパシタ部は、複数のキャパシタ機能部を有し、各々の該キャパシタ機能部に接続されて該キャパシタ部の外表面へ導出された複数の接続端子からなる接続端子群を備え、
上記接続端子群は、上記キャパシタ機能部のうちの第1のキャパシタ機能部に接続され且つ上記第1の半導体素子に電気的に接続可能な第1接続端子群と、該キャパシタ機能部のうちの第2のキャパシタ機能部に接続され且つ上記他の半導体素子に電気的に接続可能な第2接続端子群と、を含み、
上記第2接続端子群は、上記キャパシタ部の外表面において上記第1接続端子群に対してより外側に配置されていることを特徴とするキャパシタ内蔵配線基板。
IPC (4件)：
H01L 23/12
, H01L 25/04
, H01L 25/18
, H05K 3/46
H01L23/12 B
, H01L25/04 Z
, H05K3/46 Q
5E346AA06
, 5E346BB03
, 5E346BB04
, 5E346CC02
, 5E346CC04
, 5E346CC05
, 5E346CC08
, 5E346CC09
, 5E346CC10
, 5E346CC32
, 5E346EE33
, 5E346FF01
, 5E346HH02
, 5E346HH33
出願人引用 (1件)
-
中間基板
公報種別：公開公報
出願番号：特願2004-186275
出願人：日本特殊陶業株式会社
審査官引用 (3件)
前のページに戻る
