特許
J-GLOBAL ID:200903094651422230
ドライエッチング方法
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-331981
公開番号(公開出願番号):特開2003-133287
出願日: 2001年10月30日
公開日(公表日): 2003年05月09日
要約:
【要約】【課題】 本発明は、SiOC膜に対してレジストパターンをマスクにしてドライエッチングを行なう場合に、レジストパターンの後退を抑制しつつ、凹部の底部に形成されるラフネスを抑制する。【解決手段】 半導体基板10の上に堆積されたSiOC膜11の上に反射防止膜12を堆積した後、該反射防止膜12の上にレジストパターン13を形成する。次に、反射防止膜12及びSiOC膜11に対して、レジストパターン13をマスクにすると共に、CHF3 ガス、CF4 ガス、O2 ガス及びArガスの混合ガスにCOガスが添加されてなるプロセスガスを用いてドライエッチングを行なう。
請求項(抜粋):
基板上に堆積されたSiOC膜の上にレジストパターンを形成する工程と、前記SiOC膜に対して、前記レジストパターンをマスクにすると共にC及びFを含むガスとCOガスとが含まれているプロセスガスを用いてドライエッチングを行なう工程とを備えていることを特徴とするドライエッチング方法。
Fターム (11件):
5F004AA03
, 5F004AA08
, 5F004BB13
, 5F004DA01
, 5F004DA02
, 5F004DA03
, 5F004DA15
, 5F004DA16
, 5F004DA23
, 5F004DA26
, 5F004DB00
引用特許: