半導体素子をパタ-ン化する方法および半導体デバイス

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：矢野敏雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-000881
公開番号（公開出願番号）：特開2000-208434
出願日： 2000年01月06日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】コンタクトをグラウンドルールのサイズで形成できる半導体デバイスおよびそのパターン化方法を提供する。【解決手段】上方に誘電層が形成されておりこの誘電層上にマスク層が形成されている基板層を設け、マスク層を誘電層に対して選択的にエッチングするステップと、マスク層をパターン化して第1のグループのほぼ平行なラインをマスク層内に形成するステップと、誘電層をパターン化してその内部に基板層に達する長方形のホールを形成するステップとを有する。

請求項（抜粋）：

上方に誘電層が形成されており該誘電層上にマスク層が形成されている基板層を設け、マスク層を誘電層に対して選択的にエッチングするステップと、前記マスク層をパターン化して第1のグループのほぼ平行なラインをマスク層内に形成するステップと、前記誘電層をパターン化してその内部に基板層に達する長方形のホールを形成するステップとを有する、ことを特徴とする半導体素子をパターン化する方法。

IPC (4件)：

H01L 21/28 , G03F 7/40 521 , H01L 21/3065 , H01L 21/768

FI (4件)：

H01L 21/28 L , G03F 7/40 521 , H01L 21/302 J , H01L 21/90 C

引用特許：

審査官引用 (8件)

特開平2-015632
特開昭62-102531
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-146480 出願人：日本電気株式会社

全件表示

前のページに戻る