特許
J-GLOBAL ID：200903095165619532

半導体基板及びその製造方法並びに半導体装置

発明者：
永野 元

永野 元 について

, 
水島 一郎

水島 一郎 について

, 
宮野 清孝

宮野 清孝 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-074969
公開番号（公開出願番号）：特開2005-268322
出願日： 2004年03月16日
公開日（公表日）： 2005年09月29日
要約：
【課題】 ほぼ同一の高さを有する歪みSi領域及び緩和Si領域を具備する半導体基板及びその製造方法並びにこの半導体基板を使用する半導体装置を製造することである。【解決手段】 本発明による半導体基板は、支持基板と、前記支持基板の上方に形成された第1のシリコン層を含む第1の半導体領域と、前記支持基板の上方に前記第1のシリコン層表面とほぼ同じ高さに形成された、歪みを有する第2のシリコン層を含む第2の半導体領域と、前記第1の半導体領域と第2の半導体領域との境界面に絶縁膜を具備する。【選択図】 図1
請求項（抜粋）：
支持基板と、 前記支持基板の上方に形成された第1のシリコン層を含む第1の半導体領域と、 前記支持基板の上方にその表面が前記第1のシリコン層表面とほぼ同じ高さに形成された歪みを有する第2のシリコン層を含む第2の半導体領域と、 前記第1の半導体領域と第2の半導体領域との境界面に絶縁膜を具備することを特徴とする半導体基板。
IPC (8件)：
H01L21/8234 ,  H01L21/8242 ,  H01L27/08 ,  H01L27/088 ,  H01L27/10 ,  H01L27/108 ,  H01L29/78 ,  H01L29/786
FI (9件)：
H01L27/08 102A ,  H01L27/08 331E ,  H01L27/10 461 ,  H01L29/78 301B ,  H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 613A ,  H01L27/10 625A ,  H01L27/10 671C
Fターム (54件)：
5F048AA08 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BA02 ,  5F048BA03 ,  5F048BA14 ,  5F048BA16 ,  5F048BD09 ,  5F048BG01 ,  5F048BG03 ,  5F048BG06 ,  5F048BG13 ,  5F083AD17 ,  5F083GA01 ,  5F083GA05 ,  5F083HA02 ,  5F083HA07 ,  5F083NA01 ,  5F083PR05 ,  5F083PR33 ,  5F083PR40 ,  5F083ZA12 ,  5F110AA01 ,  5F110AA06 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110GG01 ,  5F110GG02 ,  5F110GG19 ,  5F110GG42 ,  5F110NN62 ,  5F110NN78 ,  5F110QQ19 ,  5F140AA01 ,  5F140AA05 ,  5F140AA24 ,  5F140AB03 ,  5F140AC28 ,  5F140AC32 ,  5F140AC36 ,  5F140BA01 ,  5F140BA05 ,  5F140BA17 ,  5F140BB18 ,  5F140BC13 ,  5F140BH40 ,  5F140BH45 ,  5F140CB04 ,  5F140CE07
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM