特許
J-GLOBAL ID:200903095545702149
レジスト膜の処理装置およびレジストパターン形成方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (4件):
板垣 孝夫
, 森本 義弘
, 笹原 敏司
, 原田 洋平
公報種別:公開公報
出願番号(国際出願番号):特願2005-303779
公開番号(公開出願番号):特開2007-115790
出願日: 2005年10月19日
公開日(公表日): 2007年05月10日
要約:
【課題】直近の装置状態を十分反映することができ、寸法のばらつきを十分低減することができるレジスト膜の処理装置およびレジストパターン形成方法を提供する。【解決手段】半導体製造のリソグラフィ工程で、次に着工する基板の露光量を決定する際に、仕上がり寸法予測処理(ステップS109)では、現在処理を行っているPEBプロセスパラメータと露光プロセスパラメータに基づいて、これから着工する基板のパターン寸法を予測し、誤差計算処理(ステップS10)でパターン寸法の目標値とステップS109で予測した予測値の差を計算し、次処理露光量設定処理(ステップS11)で、次に着工する基板の露光量を設定変更する。【選択図】図1
請求項(抜粋):
少なくとも、感光性樹脂塗布工程と、露光工程と、現像工程とからなるレジストパターン形成方法において、少なくとも2つ以上のプロセスパラメータを取得する工程と、前記取得プロセスパラメータ1に基づいてもう一方の取得プロセスパラメータ2により処理を行う基板のレジスト仕上がり寸法の予測値を算出する工程とを有し、前記予測値算出工程では、前記予測値は、あらかじめ測定された前記プロセスパラメータ1とプロセスパラメータ2の関係により算出されることを特徴とするレジストパターン形成方法。
IPC (2件):
FI (3件):
H01L21/30 502G
, G03F7/20 521
, H01L21/30 567
Fターム (9件):
5F046AA28
, 5F046DA02
, 5F046DA29
, 5F046DB02
, 5F046DB03
, 5F046DD06
, 5F046JA22
, 5F046KA04
, 5F046KA10
引用特許:
前のページに戻る