特許
J-GLOBAL ID：200903074156496250
レジスト膜の処理装置、およびレジストパターン形成方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (8件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-009312
公開番号（公開出願番号）：特開2005-123651
出願日： 2005年01月17日
公開日（公表日）： 2005年05月12日
要約：
【課題】 最適な温度条件を変えることなく、加熱処理時において被処理基板から蒸発した蒸発物質の再付着を防止する。【解決手段】 レジスト膜の処理装置は、被処理基板上に化学増幅型レジスト膜を形成するレジスト形成手段105を含む。露光手段102は、化学増幅型レジスト膜にエネルギー線を照射して潜像パターンを有する露光領域を形成する。ローテーション補正手段ARMは、被処理基板の向きをローテーション補正する。加熱処理手段104は、化学増幅型レジスト膜を被処理基板に沿って一方向に気流を流しながら加熱する。現像手段106は、化学増幅型レジスト膜を現像する。【選択図】 図1
請求項（抜粋）：
被処理基板上に化学増幅型レジスト膜を形成するレジスト形成手段と、
前記化学増幅型レジスト膜にエネルギー線を照射して潜像パターンを有する露光領域を形成する露光手段と、
前記被処理基板の向きをローテーション補正するローテーション補正手段と、
前記化学増幅型レジスト膜を前記被処理基板に沿って一方向に気流を流しながら加熱する加熱処理手段と、
前記化学増幅型レジスト膜を現像する現像手段と、
を具備することを特徴とするレジスト膜の処理装置。
IPC (2件)：
FI (3件)：
H01L21/30 566
, G03F7/38 511
, H01L21/30 569C
2H096AA25
, 2H096BA01
, 2H096BA09
, 2H096FA01
, 5F046KA04
, 5F046LA13
出願人引用 (1件)
-
半導体装置の製造方法
公報種別：公開公報
出願番号：特願平9-191206
出願人：日本電気株式会社
審査官引用 (15件)
全件表示
前のページに戻る
