特許
J-GLOBAL ID：200903095633493274
半導体装置の実装構造及び半導体装置の実装方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-058963
公開番号（公開出願番号）：特開2000-260912
出願日： 1999年03月05日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】本発明は半導体チップとインターポーザとの間及びインターポーザと実装基板との間にアンダーフィル材を介装する半導体装置の実装構造及び半導体装置の実装方法に関し、半導体装置の製造及び実装工程の簡単化及び実装信頼性の向上を図ることを課題とする。【解決手段】半導体チップ31と、半田ボール33と、半導体チップ13がフリップチップ接続されると共に半導体チップ31と半田ボール33とを電気的に接続するプリント配線基板32とを具備した半導体装置30A をマザーボード39に実装する際、予めプリント配線基板32の半導体チップ31と対向する位置に少なくとも1個の貫通孔35を形成しておき、半導体装置30A の半田ボール33をマザーボード39に接合した後、半導体チップ31とプリント配線基板32との間に形成された間隙43、またはプリント配線基板32とマザーボード39との間に形成された間隙44のいずれか一方からアンダーフィル材を装填することにより、前記貫通孔35を介して第1のアンダーフィル材38と第2のアンダーフィル材40を一括的に同時に形成し、これにより実装工程の簡単化を図る。
請求項（抜粋）：
半導体チップと、実装基板に接合される外部接続端子と、前記半導体チップがフリップチップ接続されると共に前記半導体チップと前記外部接続端子を電気的に接続するインターポーザとを具備する半導体装置において、前記インターポーザの前記半導体チップと対向する位置に少なくとも1個の貫通孔を形成したことを特徴とする半導体装置。
IPC (3件)：
H01L 23/32
, H01L 23/12
, H01L 21/60 311
H01L 23/32 D
, H01L 21/60 311 S
, H01L 23/12 L
5F044KK08
, 5F044KK27
, 5F044LL01
, 5F044QQ01
, 5F044RR19
