特許
J-GLOBAL ID：200903095877067749
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-131363
公開番号（公開出願番号）：特開平11-307774
出願日： 1998年04月24日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】トランジスタ特性を向上させるべくポリサイドゲート両端部近傍のゲート酸化膜を厚膜化するための熱酸化工程時、シリサイド層から発生するタングステンやチタン等により炉体内が汚染されることを防止する。【解決手段】ポリサイドゲート100をCVD酸化膜9で覆った状態で熱酸化処理を行い、ポリサイドゲート100両端部近傍のゲート酸化膜3を厚膜化する。この後、CVD酸化膜9を異方性エッチングして、側壁酸化膜9aを形成する。ポリサイドゲートにキャップ酸化膜を形成しておき、側壁酸化膜を形成した後で熱酸化処理を行っても良い。
請求項（抜粋）：
第1導電型の半導体基板の素子形成領域表面にゲート酸化膜を形成する工程と、前記ゲート酸化膜の上に、多結晶シリコン層とその上の金属シリサイド層とからなる積層膜を形成する工程と、前記積層膜をゲート電極配線の形状にパターニングする工程と、前記ゲート電極配線の両側の前記半導体基板の表面領域に第2導電型の不純物を導入する工程と、前記ゲート電極配線を覆うように、全面に酸化シリコン膜を形成する工程と、熱処理を施して、前記酸化シリコン膜で覆われた前記ゲート電極配線の両端部近傍の前記ゲート酸化膜を厚膜化する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 301 P
, H01L 29/78 301 G
