特許
J-GLOBAL ID：200903095973238813

半導体装置の製造方法

発明者：
堀川 貢弘

堀川 貢弘 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-265575
公開番号（公開出願番号）：特開平11-111723
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】MOSトランジスタの製造方法において、薄いゲート酸化膜の歩留まりと信頼性を向上させる。【解決手段】裏面にポリシリコンを堆積したPBSウェーハや内部に酸素析出物を作り込んだIGウェーハ等のゲッタリング能力を持つウェーハ10を準備する。素子分離酸化膜2を形成し、第1のシリコン酸化膜3を形成する。この工程で第1のシリコン酸化膜3を形成した後に低温まで徐冷、あるいは低温まで冷却後一定時間保持する。その後第1のシリコン酸化膜3を剥離しウェーハを洗浄する。その上でゲート酸化膜4とゲート電極5を形成する。次いでソース6とドレイン7を形成するためのイオン注入と注入した不純物を活性化するための熱処理を行うことで、基本的なMOSトランジスタを形成する。
請求項（抜粋）：
シリコンウェーハを酸化炉内で熱処理し第1の酸化膜を形成する工程と、第1の酸化膜が形成された前記シリコンウェーハを徐冷したのち出炉する工程と、前記シリコンウェーハ上の前記第1の酸化膜を除去したのちゲート酸化膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/322 ,  H01L 21/316
FI (5件)：
H01L 21/322 P ,  H01L 21/322 G ,  H01L 21/322 R ,  H01L 21/322 Y ,  H01L 21/316 S
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM