特許
J-GLOBAL ID：200903095984348424
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平10-335388
公開番号（公開出願番号）：特開2000-164808
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 降圧回路を内蔵したLSIチップを含む半導体装置において、電源ラインに重畳するノイズによる回路への影響を抑制する。【解決手段】 LSIチップ30に搭載され、外部電源を降圧する1個の降圧回路16と、LSIチップの外部で、降圧回路16に並列に接続された2個のノイズフィルタ回路32,34と、各ノイズフィルタ回路に接続された、LSIチップ内の内部電源ライン40,48と、各内部電源ラインに接続される1個以上の回路44,46,52,54とを備える。
請求項（抜粋）：
LSIチップに搭載され、外部電源を降圧する1個の降圧回路と、前記降圧回路に並列に接続された複数個のノイズフィルタ回路と、前記各ノイズフィルタ回路に接続された、前記LSIチップ内の内部電源ラインと、前記各内部電源ラインに接続される1個以上の回路と、を備えることを特徴とする半導体装置。
IPC (2件)：
Fターム (5件)：
5F038BB04
, 5F038BH03
, 5F038BH19
, 5F038DF04
, 5F038EZ20
