特許
J-GLOBAL ID：200903095996157497

半導体装置の製造方法及び製造装置

発明者：
瀬川 雄司

瀬川 雄司 について

, 
野上 毅

野上 毅 について

, 
堀越 浩

堀越 浩 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2002-039237
公開番号（公開出願番号）：特開2003-243326
出願日： 2002年02月15日
公開日（公表日）： 2003年08月29日
要約：
【要約】【課題】 無電解メッキ法によるメタル系のバリア膜成膜プロセスにおける選択性の向上を図り、銅配線間の導通による動作不良のない信頼性の高い半導体装置を提供する。【解決手段】 金属配線層4上に、触媒金属による活性化処理及び無電解メッキ処理により銅拡散防止機能を有するバリア膜5を形成するとともに、活性化処理、無電解メッキ処理の少なくともいずれか一方の後に洗浄処理が行われる。この洗浄処理は、メッキ装置11にて、金属汚染物質除去能力を有する薬液洗浄又はスクラブ洗浄の少なくとも一方が行われる。メッキ装置11には、洗浄処理機構としてスクラバー15が配設される。
請求項（抜粋）：
銅を含む金属配線上に、触媒金属による活性化処理及び無電解メッキ処理により銅拡散防止機能を有するバリア膜を形成するとともに、上記活性化処理、無電解メッキ処理の少なくともいずれか一方の後に洗浄処理を行うことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/288 ,  H01L 21/28 301 ,  H01L 21/3205
FI (4件)：
H01L 21/288 Z ,  H01L 21/28 301 Z ,  H01L 21/88 B ,  H01L 21/88 R
Fターム (61件)：
4M104BB04 ,  4M104BB17 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104BB36 ,  4M104CC01 ,  4M104DD22 ,  4M104DD28 ,  4M104DD33 ,  4M104DD43 ,  4M104DD52 ,  4M104DD53 ,  4M104DD75 ,  4M104DD99 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH05 ,  4M104HH14 ,  4M104HH20 ,  5F033HH07 ,  5F033HH11 ,  5F033HH15 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK03 ,  5F033KK07 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033QQ94 ,  5F033XX03 ,  5F033XX21 ,  5F033XX28 ,  5F033XX31
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM