特許
J-GLOBAL ID：200903096080627435
制御回路内蔵絶縁ゲート型半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-350348
公開番号（公開出願番号）：特開平10-242824
出願日： 1997年12月19日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 過熱保護回路や過電流保護回路等の制御回路を内蔵したパワーMOSFETやIGBT等の半導体装置の高速動作化、寄生素子による誤動作防止を同時に実現する。【解決手段】 MOSFET32の寄生npnトランジスタ29による誤動作防止のため、ゲート端子2がソース端子3に対し正の場合にはスイッチ回路SW3がオン、ゲート端子2がソース端子3に対し負の場合にはスイッチ回路SW2がオン、ゲート端子2とソース端子3がぼぼ同電位でありドレイン端子1が高電位になるときにも、スイッチ回路SW2をオンするように制御する。【効果】 ゲートに負の電圧が印加された際のドレイン端子1からゲート端子2へのリーク電流を低減するとともに、ドレイン耐圧劣化も生じない、高速動作に適した保護回路を内蔵した絶縁ゲート型半導体装置を提供できる。
請求項（抜粋）：
半導体基板上のn型の第1の不純物領域と該第1の不純物領域に接するp型の第2の不純物領域と該第2の不純物領域に覆われたn型の第3の不純物領域とを含む第1のトランジスタと、上記第1の不純物領域に接するp型の第4の不純物領域と、上記第4の不純物領域に覆われたn型の第5及び第6の不純物領域を含む第2のトランジスタと、上記第1の不純物領域に接続されたドレイン端子と、上記第2のトランジスタの上記第5の不純物領域に接続されたゲート端子と、上記第3の不純物領域に接続されたソース端子と、上記ゲート端子と上記第4の不純物領域との間に設けられた第1のスイッチ回路と、上記ソース端子と上記第4の不純物領域との間に設けられた第2のスイッチ回路とを具備し、上記ゲート端子の電圧が上記ソース端子に対して負極性のとき、上記第2のスイッチ回路がオフであるとともに上記第1のスイッチ回路がオンであり、上記ゲート端子の電圧が上記ソース端子に対して正極性のとき、上記第2のスイッチ回路がオンであるとともに上記第1のスイッチ回路がオフであり、上記ドレイン端子の電圧が上記ソース端子に対して所定の正極性の電圧よりも大きいとき、上記第2のスイッチ回路がオフであるとともに上記第1のスイッチ回路がオンであることを特徴とする半導体装置。
IPC (5件)：
H03K 17/08
, H01L 21/8234
, H01L 27/088
, H01L 29/78
, H03F 1/52
H03K 17/08 C
, H03F 1/52 B
, H01L 27/08 102 J
, H01L 29/78 656 E
, H01L 29/78 657 G
